技术领域
[0001] 本
发明涉及波形发生系统，具体涉及一种波形发生及回采系统。
背景技术
[0002] 波形发生器是一种常被用于
电子线路分析与设计的
信号源，是科学研究、教学实验和生产实践中不可或缺的一种实验设备。但是在实际的测试环境和领域内,除了要用到一些常规的信号波形(例如：
正弦波、三
角波、矩形波)外,有些时候还要用到一些不规则的信号波形，例如模拟
电路中各种各样的瞬变波形、电子设备中出现的各种扰杂波等。在普通的波形发生器无法胜任的场合要求下,就需要用到任意波形发生器。任意波形发生器在电路实验教学和设备检测中具有十分广泛的用途，可以为不同应用领域提供各种标准信号和非标准函数信号，尤其在变频电源、通信、电子对抗、检测仪表等装备的研制和生产中，都是必不可少的波形信号发生设备。
[0003] 但是现有的任意波形发系统没有波形的回采回放功能，而且在产生波形时，没有相匹配的时钟波形，不能直观的根据波形判断波形的码值。
发明内容
[0004] 本发明所要解决的技术问题是现有的任意波形发系统没有波形的回采回放功能，而且在产生波形时，没有相匹配的时钟波形，不能直观的根据波形判断波形的码值，目的在于提供一种波形发生及回采系统，能够产生码制波形以及相匹配的时钟波形，可根据时钟波形直观的判断码制信号的码值，同时能够将产生的码制波形和时钟波形通过AD采集并回传给上位机，在PC机端直观的反馈出波形。
[0005] 本发明通过下述技术方案实现：
[0006] 一种波形发生及回采系统，包括FPGA芯片、
门电路、模拟
开关及AD芯片，接收到上位机的控制命令后，
微处理器能够通过SPI
接口将每组信号中的码制波形和时钟波形的周期、长度、码制波形的码制及码制波形和时钟波形之间
相位等参数写入FPGA芯片中，FPGA芯片通过对晶振时钟计数直接产生码制波形和时钟波形；输出的码制波形和时钟波形的信号连接到板间连接器J1上，且AD芯片通过两片并联的模拟开关对输出的码制波形和时钟波形进行采集；FPGA芯片通过SPI接口读取AD芯片转换的数据，经过FIFO缓存后，通过SPI总线转发至微处理器上传数据至上位机。
[0007] 本发明的波形发生及回采系统，能够产生码制波形以及相匹配的时钟波形，可根据时钟波形直观的判断码制信号的码值，同时能够将产生的码制波形和时钟波形通过AD采集并回传给上位机，在PC机端直观的反馈出波形。
[0008] 本发明的波形发生及回采系统具体操作如下：
[0009] (1)产生波形：波形发生及回采系统接收到上位机的控制命令后，由微处理器通过SPI接口将参数写入FPGA芯片中。码制波形和时钟波形由FPGA芯片通过对晶振时钟计数直接产生。其中，码制波形的参数配置由专用的配置
软件进行配置，能够记忆本次配置参数。主控软件仅实现码制的相关设置和输入输出控制。波形发生卡提供12组波形输出(
时钟信号和码制波形)每组波形信号中的时钟波形占空比均为50％，每组信号中的码制波形和时钟波形的周期、长度、码制波形的码制及码制波形和时钟波形之间相位等参数由微处理器写入FPGA芯片中，由FPGA控制码制和时钟的输出。码值波形和时钟波形的关联特征图如图2所示，其中，时钟波形中的一个时钟周期与每位码制波形中的每个码值的宽度相同，可根据时钟上升沿判断码制信号的码值。波形发生产生的12组码制波形和时钟信号连接到板间连接器J1上和模拟开关端。
[0010] (2)波形回采：输出的码制信号和时钟信号分别连接到两片模拟开关上。模拟开关工作在并联模式，FPGA芯片控
制模拟开关同步完成通道切换，并将同组的码制信号和时钟送入后端的AD芯片同步采集。FPGA芯片通过SPI接口读取AD转换的数据，经过FIFO缓存后，通过SPI总线转发至GD32F207处理器，以配置周期上传数据至上位机。
[0011] 本发明与
现有技术相比，具有如下的优点和有益效果：
[0012] 1、本发明一种波形发生及回采系统，能够产生码制波形以及相匹配的时钟波形，可根据时钟波形直观的判断码制信号的码值；
[0013] 2、本发明一种波形发生及回采系统，能够将产生的码制波形和时钟波形通过AD采集并回传给上位机，在PC机端直观的反馈出波形。
附图说明
[0014] 此处所说明的附图用来提供对本发明
实施例的进一步理解，构成本
申请的一部分，并不构成对本发明实施例的限定。在附图中：
[0016] 图2所示为本发明码值波形和时钟波形的关联特征图。
具体实施方式
[0017] 为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
[0018] 实施例
[0019] 本发明一种波形发生及回采系统，包括FPGA芯片、门电路、模拟开关及AD芯片，接收到上位机的控制命令后，微处理器能够通过SPI接口将每组信号中的码制波形和时钟波形的周期、长度、码制波形的码制及码制波形和时钟波形之间相位等参数写入FPGA芯片中，FPGA芯片通过对晶振时钟计数直接产生码制波形和时钟波形；输出的码制波形和时钟波形的信号连接到板间连接器J1上，且AD芯片通过两片并联的模拟开关对输出的码制波形和时钟波形进行采集；FPGA芯片通过SPI接口读取AD芯片转换的数据，经过FIFO缓存后，通过SPI总线转发至微处理器上传数据至上位机。
[0020] 本发明的波形发生及回采系统，能够产生码制波形以及相匹配的时钟波形，可根据时钟波形直观的判断码制信号的码值，同时能够将产生的码制波形和时钟波形通过AD采集并回传给上位机，在PC机端直观的反馈出波形。
[0021] 本发明的波形发生及回采系统电路设计框图如图1所示，具体操作如下：
[0022] (1)产生波形：波形发生及回采系统接收到上位机的控制命令后，由微处理器通过SPI接口将参数写入FPGA芯片中。码制波形和时钟波形由FPGA芯片通过对晶振时钟计数直接产生。其中，码制波形的参数配置由专用的配置软件进行配置，能够记忆本次配置参数。主控软件仅实现码制的相关设置和输入输出控制。波形发生卡提供12组波形输出(时钟信号和码制波形)每组波形信号中的时钟波形占空比均为50％，每组信号中的码制波形和时钟波形的周期、长度、码制波形的码制及码制波形和时钟波形之间相位等参数由微处理器写入FPGA芯片中，由FPGA控制码制和时钟的输出。码值波形和时钟波形的关联特征图如图2所示，其中，时钟波形中的一个时钟周期与每位码制波形中的每个码值的宽度相同，可根据时钟上升沿判断码制信号的码值。波形发生产生的12组码制波形和时钟信号连接到板间连接器J1上和模拟开关端。
[0023] (2)波形回采：输出的码制信号和时钟信号分别连接到两片模拟开关上。模拟开关工作在并联模式，FPGA芯片控制模拟开关同步完成通道切换，并将同组的码制信号和时钟送入后端的AD芯片同步采集。FPGA芯片通过SPI接口读取AD转换的数据，经过FIFO缓存后，通过SPI总线转发至GD32F207处理器，以配置周期上传数据至上位机。
[0024] 以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
