首页 / 专利库 / 电子零件及设备 / 电阻 / 多重栅极功率MOSFET元件

多重栅极功率MOSFET元件

阅读:445发布:2021-04-11

专利汇可以提供多重栅极功率MOSFET元件专利检索,专利查询,专利分析的服务。并且本公开提供一种多重栅极功率MOSFET(功率金属 氧 化物 半导体 场效晶体管)元件,该多重栅极功率MOSFET元件设置于一基底上。该多重栅极功率MOSFET元件包括一第一晶体管单元、一第二晶体管单元及一第一绝缘体。该第一晶体管单元具有一第一漏极柱、一第一源极柱及一第一栅极导体,该第一栅极导体设置于该第一漏极柱与该第一源极柱之间。该第二晶体管单元具有一第二漏极柱、一第二源极柱及一第二栅极导体,该第二栅极导体设置于该第二漏极柱及该第二源极柱之间。该第一绝缘体设置于该基底的上方及该第一栅极导体与该第二栅极导体之间。该第一绝缘体将该第二晶体管单元与该第一晶体管单元电绝缘。于操作期间,该第一晶体管单元及该第二晶体管单元共用一共源极及一共漏极,该第一栅极导体及该第二栅极导体的导电状态被分开控制。,下面是多重栅极功率MOSFET元件专利的具体信息内容。

1.一种功率MOSFET元件,包括:
一多重栅极晶体管,设置于一基底的上方,包括:
一第一晶体管单元,具有一第一漏极柱、一第一源极柱及一第一栅极导体,该第一栅极导体设置于该第一漏极柱与该第一源极柱之间。
一第二晶体管单元,具有一第二漏极柱、一第二源极柱及一第二栅极导体,该第二栅极导体设置于该第二漏极柱与该第二源极柱之间;以及
一第一绝缘体,设置于该基底的上方及该第一栅极导体与该第二栅极导体之间,其中该第一绝缘体将该第二栅极导体与该第一栅极导体电绝缘;
其中,该第一晶体管单元及该第二晶体管单元于操作期间共用一共源极及一共漏极,该第一栅极导体及该第二栅极导体的导电状态被分开控制。
2.如权利要求1所述的功率MOSFET元件,其中,该第一栅极导体包括一沟槽式栅极,该沟槽式栅极围绕该第一漏极柱及该第一源极柱。
3.如权利要求2所述的功率MOSFET元件,其中,该第一栅极导体包括一绝缘材料,该绝缘材料将该沟槽式栅极与该第一漏极柱及该第一源极柱电绝缘。
4.如权利要求3所述的功率MOSFET元件,其中,该第一栅极导体包括一栅极化层,该栅极氧化层的一部分形成于该第一漏极柱及该第一源极柱的一侧壁的上方,该栅极氧化层将该绝缘材料与该第一漏极柱及该源极柱分开。
5.如权利要求4所述的功率MOSFET元件,其中,该第一绝缘体包括至少一侧壁,直接接触该绝缘材料及该栅极氧化层。
6.如权利要求1所述的功率MOSFET元件,其中,该第一绝缘体包括至少一侧壁,直接接触该基底。
7.如权利要求4所述的功率MOSFET元件,其中,该第一栅极导体的该栅极氧化层的一部分位于该基底的上方并且与该第一绝缘体共面。
8.如权利要求1所述的功率MOSFET元件,其中,该第一漏极柱包括一主体及一金属化物层,该金属硅化物层设置于该主体的上方。
9.如权利要求8所述的功率MOSFET元件,其中,该第一漏极柱的该主体包括一轻掺杂区及于该轻掺杂区的上方的一重掺杂区。
10.如权利要求9所述的功率MOSFET元件,其中,该第一漏极柱的该主体包括一N型掺杂。
11.如权利要求1所述的功率MOSFET元件,其中,该基底包括一双扩散层,设置于该第一漏极柱及该第一栅极导体的下方。
12.如权利要求11所述的功率MOSFET元件,其中,该双扩散层设置于该第一绝缘体的下方。
13.如权利要求3所述的功率MOSFET元件,其中,该第一源极柱包括一主体及一金属硅化物层,该金属硅化物层设置于该主体的上方。
14.如权利要求13所述的功率MOSFET元件,其中,该第一源极柱的该主体包括:
一井部分;
一中央部分,设置于该井部分的上方;以及
一壁部分,围绕该中央部分。
15.如权利要求14所述的功率MOSFET元件,其中,该中央部分包括一P型掺杂,该壁部分包括一N型掺杂。
16.如权利要求1所述的功率MOSFET元件,其中,该第一晶体管单元及该第二晶体管单元通过该第一绝缘体物理绝缘。
17.如权利要求1所述的功率MOSFET元件,还包括一第三晶体管单元,该第三晶体管单元具有一第三漏极柱、一第三源极柱及一第三栅极导体,该第三栅极导体设置于该第三漏极柱与该第三源极柱之间,该第三栅极导体通过该第二绝缘体与该第一栅极导体及该第二栅极导体电绝缘。
18.如权利要求17所述的功率MOSFET元件,其中,该第一绝缘体及第二绝缘体物理连接。
19.如权利要求1所述的功率MOSFET元件,还包括一第四晶体管单元,该第四晶体管单元具有一第四漏极柱、一第四源极柱及与该第一晶体管单元共用的该第一栅极导体,其中当该第一栅极导体及该第二栅极导体的导电状态都导电时,该第四晶体管单元及该第一晶体管单元一起提供一电阻,该电阻与该第二晶体管单元提供的电阻不同。
20.如权利要求19所述的功率MOSFET元件,其中,该第一晶体管单元及该第四晶体管单元的该漏极柱及该源极柱以一交错的方式设置于该基底的上方。

说明书全文

多重栅极功率MOSFET元件

技术领域

[0001] 本公开主张2018/09/13申请的美国正式申请案第16/130,409号的优先权及益处,该美国正式申请案的内容以全文引用的方式并入本文中。
[0002] 本公开关于一种半导体元件,特别涉及一种多重栅极功率MOSFET(metal-oxide-semiconductor field-effect transistor)元件。

背景技术

[0003] 具有沟槽式栅极结构的功率金属化物半导体场效晶体管(MOSFET),由于其低导电电阻(ON-state resistance,RDSON)所具有的效能,因此被广泛地使用。美国专利申请号US 11/930,380(2007年10月31日申请)公开一种提供导电电阻是一常数的沟槽式金属氧化物半导体栅极元件。另,参见美国专利号US 5,973,367((1999年10月26日获准),公开一种双扩散垂直金属氧化物半导体场效晶体管(double-diffused vertical MOSFET),其中栅极形成于一沟槽内并且由一P掺杂区分开。上述两篇专利文献均引入本文作为参考。
[0004] 上文的“现有技术”说明仅是提供背景技术,并未承认上文的“现有技术”说明公开本公开的标的,不构成本公开的现有技术,且上文的“现有技术”的任何说明均不应作为本公开的任一部分。发明内容
[0005] 本公开提供一种具有多重栅极晶体管的功率MOSFET元件,其中该多重栅极晶体管设置于一基底上。该多重栅极晶体管包括一第一晶体管单元、一第二晶体管单元及一第一绝缘体。该第一晶体管单元具有一第一漏极柱、一第一源极柱及一第一栅极导体,该第一栅极导体设置于该第一漏极柱与该第一源极柱之间。该第二晶体管单元具有一第二漏极柱、一第二源极柱及一第二栅极导体,该第二栅极导体设置于该第二漏极柱及该第二源极柱之间。该第一绝缘体设置于该基底的上方及该第一栅极导体与该第二栅极导体之间。该第一绝缘体将该第二晶体管单元与该第一晶体管单元电绝缘。于操作期间,该第一晶体管单元及该第二晶体管单元共用一共源极及一共漏极,该第一栅极导体及该第二栅极导体的导电状态被分开控制。
[0006] 在一些实施例中,该第一栅极导体包括一沟槽式栅极,该沟槽式栅极围绕该第一漏极柱及该第一源极柱。
[0007] 在一些实施例中,该第一栅极导体包括一绝缘材料电,该绝缘材料电将该沟槽式栅极与该第一漏极柱及该第一源极柱电绝缘。
[0008] 在一些实施例中,该第一栅极导体包括一栅极氧化层,该栅极氧化层的一部分形成于该第一漏极柱及该第一源极柱的一侧壁的上方,其中该栅极氧化层将该绝缘材料与该第一漏极柱及该源极柱分开。
[0009] 在一些实施例中,该第一绝缘体包括至少一侧壁,直接接触该绝缘材料及该栅极氧化层。
[0010] 在一些实施例中,该第一绝缘体包括至少一侧壁,直接接触该基底。
[0011] 在一些实施例中,该第一栅极导体的该栅极氧化层的一部分位于该基底的上方并且与该第一绝缘体共面。
[0012] 在一些实施例中,该第一漏极柱包括一主体及一金属化物层,该金属硅化物层设置于该主体的上方。
[0013] 在一些实施例中,该第一漏极柱的该主体包括一轻掺杂区及于该轻掺杂区的上方的一重掺杂区。
[0014] 在一些实施例中,该第一漏极柱的该主体包括一N型掺杂。
[0015] 在一些实施例中,该基底包括一双扩散层,设置于该第一漏极柱及该第一栅极导体的下方。
[0016] 在一些实施例中,该双扩散层设置于该第一绝缘体的下方。
[0017] 在一些实施例中,该第一漏极柱包括一主体及一金属硅化物层,该金属硅化物层设置于该主体的上方。
[0018] 在一些实施例中,该第一源极柱的该主体包括一井部分;一中央部分,设置于该井部分的上方;以及一壁部分,围绕该中央部分。
[0019] 在一些实施例中,该中央部分包括一P型掺杂,该壁部分包括一N型掺杂。
[0020] 在一些实施例中,该第一晶体管单元及该第二晶体管单元通过该第一绝缘体物理绝缘。
[0021] 在一些实施例中,该多重栅极晶体管还包括一第三晶体管单元,该第三晶体管单具有一第三漏极柱、一第三源极柱及一第三栅极导体,该第三栅极导体设置于该第三漏极柱与该第三源极柱之间,该第三栅极导体通过该第二绝缘体与该第一栅极导体及该第二栅极导体电绝缘。
[0022] 在一些实施例中,该第一绝缘体及第二绝缘体物理连接。
[0023] 在一些实施例中,该多重栅极晶体管还包括一第四晶体管单元,该第四晶体管单元具有一第四漏极柱、一第四源极柱及与该第一晶体管单元共用的该第一栅极导体,其中当该第一栅极导体及该第二栅极导体的导电状态都导电时,该第四晶体管单元及该第一晶体管单元一起提供一电阻,该电阻与该第二晶体管单元提供的电阻不同。
[0024] 在一些实施例中,该第一晶体管单元及该第四晶体管单元的该漏极柱及该源极柱以一交错的方式设置于该基底的上方。
[0025] 上文已相当广泛地概述本公开的技术特征及优点,从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解,可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解,这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。附图说明
[0026] 参阅实施方式与权利要求合并考量附图时,可得以更全面了解本公开的公开内容,附图中相同的元件符号是指相同的元件。
[0027] 图1是上视图,例示本公开一些实施例的一种多重栅极功率MOSFET元件。
[0028] 图2是示意图,例示本公开一些实施例于图1中的多重栅极功率MOSFET元件的连接配置。
[0029] 图3是示意表格,例示本公开一些实施例于图1中的功率MOSFET元件的电阻。
[0030] 图4是立体图,例示本公开一些实施例于图1中的功率MOSFET元件的一部分。
[0031] 图5是剖视图,例示本公开一些实施例的功率MOSFET元件沿图4中A-A'线的剖面结构。
[0032] 图6是剖视图,例示本公开一些实施例的功率MOSFET元件沿图4中B-B'线的剖面结构。
[0033] 其中,附图标记说明如下:
[0034] 100 多重栅极晶体管
[0035] 101 第一栅极导体
[0036] 101A 沟槽式栅极
[0037] 102 第二栅极导体
[0038] 102A 沟槽式栅极
[0039] 103 第三栅极导体
[0040] 103A 沟槽式栅极
[0041] 104 第一绝缘体
[0042] 104A 侧壁
[0043] 104B 侧壁
[0044] 104C 侧壁
[0045] 105 第二绝缘体
[0046] 105A 侧壁
[0047] 105B 侧壁
[0048] 107 绝缘材料
[0049] 108 栅极氧化层
[0050] 109 绝缘材料
[0051] 110 栅极氧化层
[0052] 111 绝缘材料
[0053] 112 栅极氧化层
[0054] 401 基底
[0055] 510 源极柱
[0056] 511 金属硅化物层
[0057] 512 井部分
[0058] 513 中央部分
[0059] 514 壁部分
[0060] 520 漏极柱
[0061] 521 金属硅化物层
[0062] 522 重掺杂区
[0063] 523 轻掺杂区
[0064] 524 双扩散层
[0065] 530 源极柱
[0066] 540 漏极柱
[0067] 550 源极柱
[0068] 560 漏极柱
[0069] D 漏极柱
[0070] RDSon 导电电阻
[0071] RDSon1 导电电阻
[0072] RDSon2 导电电阻
[0073] RDSon3 导电电阻
[0074] S 源极柱

具体实施方式

[0075] 本公开的以下说明伴随并入且组成说明书的一部分的附图,说明本公开实施例,然而本公开并不受限于该实施例。此外,以下的实施例可适当整合以下实施例以完成另一些实施例。
[0076] “一些实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一些实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性,然而并非每一些实施例必须包含该特定特征、结构或是特性。再者,重复使用“在实施例中”一语并非必须指相同实施例,然而可为相同实施例。
[0077] 为了使得本公开可被完全理解,以下说明提供详细的步骤与结构。显然,本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外,已知的结构与步骤不再详述,以免不必要地限制本公开。本公开的优选实施例详述如下。然而,除了实施方式之外,本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容,而是由权利要求定义。
[0078] 图1是上视图,例示本公开一些实施例的功率MOSFET元件。在本公开的一些实施例中,该功率MOSFET元件包括一多重栅极晶体管100,设置于一基底401的上方。多重栅极晶体管100包括一第一金属氧化物半导体场效晶体管单元,具有一第一栅极导体101;一第二金属氧化物半导体场效晶体管单元,具有一第二栅极导体102;以及一第三金属氧化物半导体场效晶体管单元,具有一第三栅极导体103。
[0079] 在本公开的一些实施例中,多重栅极晶体管100的金属氧化物半导体场效晶体管单元具有不同数量的晶体管单元。例如,一晶体管单元是由一漏极柱(图1中以“D”表示)及一源极柱(图1中以“S”表示)组成。在本公开的一些实施例中,该第一金属氧化物半导体场效晶体管单元具有一第一栅极导体101,第一栅极导体101具有三个晶体管单元;该第二金属氧化物半导体场效晶体管单元具有一第二栅极导体102,第二栅极导体102具有三个晶体管单元;该第三金属氧化物半导体场效晶体管单元具有一第三栅极导体103,第三栅极导体103具有十六个晶体管单元。
[0080] 在本公开的一些实施例中,该漏极柱及该源极柱以一交错的方式设置于该基底的上方。在本公开的一些实施例中,由上方观察,该漏极柱及该源极是一矩形状。
[0081] 在本公开的一些实施例中,第一栅极导体101、第二栅极导体102及第三栅极导体103是一沟槽式栅极。在本公开的一些实施例中,该沟槽式栅极围绕该漏极柱及该源极柱。
[0082] 在本公开的一些实施例中,第一栅极导体101、第二栅极导体102及第三栅极导体103分别围绕不同数量的晶体管单元。
[0083] 在本公开的一些实施例中,设计不同数量的晶体管单元使得该金属氧化物半导体场效晶体管单元可以提供不同的电阻。
[0084] 图2是示意图,例示本公开一些实施例于图1中的功率MOSFET元件的连接配置。在本公开的一些实施例中,多重栅极晶体管100的该第一金属氧化物半导体场效晶体管单元、该第二金属氧化物半导体场效晶体管单元及该第三金属氧化物半导体场效晶体管单元于图2中以三个金属氧化物半导体场效晶体管符号来表示。在本公开的一些实施例中,该第一金属氧化物半导体场效晶体管单元、该第二金属氧化物半导体场效晶体管单元及该第三金属氧化物半导体场效晶体管单元共用一共源极及一共漏极。
[0085] 在本公开的一些实施例中,第一栅极导体101、第二栅极导体102及第三栅极导体103于图2中表示为“栅极1”、“栅极2”及“栅极3”,并且“栅极1”、“栅极2”及“栅极3”各自分开控制,亦即,第一栅极导体101、第二栅极导体102及第三栅极导体103的导电状态可分别设定为开(“ON”)或者为关(“OFF”)。
[0086] 图3是示意表格,例示本公开一些实施例于图1中的功率MOSFET元件的电阻。在本公开的一些实施例中,当第一栅极导体101的导电状态为开时,多重栅极晶体管100的第一金属氧化物半导体场效晶体管单元提供一导电电阻(on-resistance)RDSON1。在本公开的一些实施例中,第二栅极导体102及第三栅极导体103可以在其导电状态被设置为ON时提供导电电阻电阻RDSON2及RDSON3。在本公开的一些实施例中,由于金属氧化物半导体场效晶体管单元的晶体管单元的数量不同,导电电阻RDSON1、导电电阻RDSON2及导电电阻RDSON3彼此不同。在本公开的一些实施例中,导电电阻RDSON1、导电电阻RDSON2及导电电阻RDSON3可组合成七个可能的导电电阻RDSON值。
[0087] 图4是立体图,例示本公开一些实施例于图1中的功率MOSFET元件的一部分。在本公开的一些实施例中,该第一金属氧化物半导体场效晶体管单元具有一漏极柱540及一源极柱550,并且第一栅极导体101围绕漏极柱540及源极柱550。在本公开的一些实施例中,该第二金属氧化物半导体场效晶体管单元具有一漏极柱520及一源极柱510,并且第二栅极导体102围绕漏极柱520及源极柱510。在本公开的一些实施例中,该第三金属氧化物半导体场效晶体管单元具有一漏极柱560及一源极柱530,并且第三栅极导体103围绕漏极柱560及源极柱530。
[0088] 在本公开的一些实施例中,第一栅极导体101、漏极柱540及源极柱550可以作为一个晶体管单元。
[0089] 在本公开的一些实施例中,该第一金属氧化物半导体场效晶体管单元的第一栅极导体101通过设置于基底401上方的第一绝缘体104与第二金属氧化物半导体场效晶体管单元的第二栅极导体102电绝缘。
[0090] 在本公开的一些实施例中,该第一金属氧化物半导体场效晶体管单元及该第二金属氧化物半导体场效晶体管单元通过该第一绝缘体彼此物理绝缘。
[0091] 在本公开的一些实施例中,该第三金属氧化物半导体场效晶体管单元的第三栅极导体103通过设置于基底401上方的第二绝缘体105与第一栅极导体101及第二栅极导体102电绝缘。
[0092] 在本公开的一些实施例中,第一绝缘体104及第二绝缘体105物理连接。
[0093] 图5是剖视图,例示本公开一些实施例的功率MOSFET元件沿图4中A-A'线的剖面结构。在本公开的一些实施例中,第二栅极导体102包括一绝缘材料107,绝缘材料107将沟槽式栅极102A与第二金属氧化物半导体场效晶体管单元中的源极柱及漏极柱电绝缘,例如与源极柱510及漏极柱520电绝缘。
[0094] 在本公开的一些实施例中,该第二栅极导体102还包括一栅极氧化层108。在本公开的一些实施例中,栅极氧化层108的一部分形成于源极柱及漏极柱例如源极柱510及漏极柱520的一侧壁上。在本公开的一些实施例中,栅极氧化层108将绝缘材料107与源极柱510及漏极柱520分开。
[0095] 在本公开的一些实施例中,第一栅极导体101及第三栅极导体103具有与第三栅极导体103类似的结构。
[0096] 在本公开的一些实施例中,第三栅极导体103包括一绝缘材料109,绝缘材料109将沟槽式栅极103A与第三金属氧化物半导体场效晶体管单元中的源极柱及漏极柱电绝缘,例如与源极柱530及漏极柱560电绝缘。
[0097] 在本公开的一些实施例中,该第三栅极导体103还包括一栅极氧化层110。在本公开的一些实施例中,栅极氧化层110的一部分形成于源极柱及漏极柱例如源极柱530的一侧壁上。在本公开的一些实施例中,栅极氧化层110将绝缘材料109与源极柱530分开。
[0098] 在本公开的一些实施例中,该第二绝缘体105具有一侧壁105A直接接触该第二金属氧化物半导体场效晶体管单元的源极柱520,该第二绝缘体105具有一侧壁105B直接接触该第三金属氧化物半导体场效晶体管单元的源极柱530。
[0099] 在一些实施例中,源极柱510包括一主体及一金属硅化物层511,金属硅化物层511设置于该主体的上方。
[0100] 在一些实施例中,源极柱510的该主体包括一井部分512;一中央部分513,设置于井部分512的上方;以及一壁部分514,围绕中央部分512。
[0101] 在本公开的一些实施例中,井部分512及中央部分513包括一P型掺杂。在本公开的一些实施例中,中心部分513比井部分512具有一更高掺杂浓度。
[0102] 在本公开的一些实施例中,壁部分514包括一N型掺杂。
[0103] 在一些实施例中,源极柱520包括一主体及一金属硅化物层521,金属硅化物层521设置于该主体的上方。
[0104] 在本公开的一些实施例中,漏极柱520的该主体包括一轻掺杂区520及于轻掺杂区520的上方的一重掺杂区522。
[0105] 在本公开的一些实施例中,漏极柱520的该本体包括一N型掺杂。
[0106] 在本公开的一些实施例中,基底401包括一双扩散层524,设置于漏极柱520及第二栅极导体102的下方。在本公开的一些实施例中,双扩散层524包括一N型掺杂。在本公开的一些实施例中,双扩散层524的该掺杂浓度在双扩散层524内逐渐变化,靠近漏极柱520的部分中的掺杂浓度大于靠近基底401的部分的掺杂浓度。
[0107] 在本公开的一些实施例中,双扩散层524经设置在第二绝缘体的下方。在本公开的一些实施例中,该第二绝缘体105直接接触双扩散层524。
[0108] 图6是剖视图,例示本公开一些实施例的功率MOSFET元件沿图4中B-B'线的剖面结构。在本公开的一些实施例中,第一栅极导体101包括一绝缘材料111,绝缘材料111将沟槽式栅极101A与第一金属氧化物半导体场效晶体管单元中的源极柱及漏极柱电绝缘。
[0109] 在本公开的一些实施例中,该第一栅极导体101还包括一栅极氧化层112。在本公开的一些实施例中,栅极氧化层112的一部分形成于该第一金属氧化物半导体场效晶体管单元的源极柱及漏极柱的一侧壁上。栅极氧化层112将绝缘材料11与该第一金属氧化物半导体场效晶体管单元的源极柱及漏极柱分开。
[0110] 在一些实施例中,第一绝缘体104包括一侧壁104A直接接触第一栅极导体101的绝缘材料111及栅极氧化层112。
[0111] 在一些实施例中,第一绝缘体104包括一侧壁104B直接接触第一栅极导体102的绝缘材料107及栅极氧化层108。
[0112] 在一些实施例中,第一绝缘体104包括一侧壁104C直接接触基底401。
[0113] 在本公开的一些实施例中,第一栅极导体101的栅极氧化层112的一部分位于基底401的上方与沟槽式栅极101A的下方,并且与第一绝缘体104共面。在本公开的一些实施例中,第二栅极导体108的栅极氧化层108的一部分位于基底401的上方与沟槽式栅极102A的下方,并且与第一绝缘体104共面。
[0114] 本公开提供一种具有多重栅极晶体管的功率MOSFET元件,该多重栅极晶体管设置于一基底上。该多重栅极晶体管包括一第一晶体管单元,该第一晶体管单元具有一第一漏极柱、一第一源极柱及一第一栅极导体,该第一栅极导体设置于该第一漏极柱与该第一源极柱之间。该多重栅极晶体管还包括一第二晶体管单元,该第二晶体管单元具有一第二漏极柱、一第二源极柱及一第二栅极导体,该第二栅极导体设置于该第二漏极柱与该第二源极柱之间。该多重栅极晶体管还包括一第一绝缘体,该第一绝缘体设置于该基底的上方及该第一栅极导体与该第二栅极导体之间。该第一绝缘体将该第二晶体管单元与该第一晶体管单元电绝缘。于操作期间,该第一晶体管单元及该第二晶体管单元共用一共源极及一共漏极,该第一栅极导体及该第二栅极导体的导电状态被分开控制。
[0115] 虽然已详述本公开及其优点,然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如,可用不同的方法实施上述的许多制程,并且以其他制程或其组合替代上述的许多制程。
[0116] 再者,本公开的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此,这些制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈