目标行产生器、动态随机存取存储器以及目标行的判定方法专利检索-电路电路专利检索查询-专利查询网

目标行产生器、动态随机存取 存储器以及目标行的判定方法

阅读：635发布：2023-01-26

专利汇可以提供目标行产生器、动态随机存取存储器以及目标行的判定方法专利检索，专利查询，专利分析的服务。并且本公开提供一种目标行产生器、动态随机存取存储器以及目标行的判定方法。该目标行产生器包含多个计数模块、一比较模块以及一第一处理模块。该多个计数模块的每一者经配置以产生一计数纪录，并包含一重置计时器。该重置计时器经配置以产生一重置信号以重置该多个计数模块的对应一者。该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录。该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录。该多个计数模块的数量小于多个受压行的数量。，下面是目标行产生器、动态随机存取存储器以及目标行的判定方法专利的具体信息内容。

权利要求

1.一种目标行产生器，包括：
多个计数模块，其中该多个计数模块的每一者经配置以产生一计数纪录；
一比较模块，该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录；以及
一第一处理模块，该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录，
其中该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度，以及其中该多个计数模块的数量小于该多个受压行的数量。
2.如权利要求1所述的目标行产生器，其中该多个计数模块的每一者经配置以记录多个行的一者的受压程度，且该多个计数模块的每一者的该计数记录基于该多个行的对应一者的受压程度而产生。
3.如权利要求2所述的目标行产生器，其中该多个计数模块的每一者各包含：
一闸控器，该闸控器经配置以允许该多个行的对应一者的受压行位址通过；
一位址储存单元，该位址储存单元连接至该闸控器并经配置以储存该多个行的对应一者的受压行位址；以及
一计数器，该计数器连接于该位址储存单元和该比较模块之间，其中该计数器经配置以记录该多个行的对应一者的受压行位址，并经配置以产生该计数记录。
4.如权利要求3所述的目标行产生器，其中该多个计数模块的每一者还各包含一重置计时器，该重置计时器连接至该闸控器、该位址储存单元以及该计数器，其中该重置计时器经配置以产生一重置信号以重置该闸控器、该位址储存单元、该计数器以及该重置计时器。
5.如权利要求1所述的目标行产生器，还包括一使能模块，该使能模块连接至该多个计数模块并经配置以产生一使能信号。
6.如权利要求5所述的目标行产生器，还包括一第二处理模块，该第二处理模块连接至该第一处理模块、该使能模块以及该多个计数模块，其中该第二处理模块经配置以产生一重置信号以重置该多个计数模块的一者。
7.一种动态随机存取存储器(DRAM)，包括：
一存储器阵列，该存储器阵列包含多个库，其中该多个库的每一者各包含多个行；以及一行判定电路，该行判定电路连接至该存储器阵列，其中该行判定电路包含一种目标行产生器，该目标行产生器经配置以产生一目标行记录，且该目标行产生器包含：
多个计数模块，其中该多个计数模块的每一者经配置以产生一计数记录；
一比较模块，该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录；以及
一第一处理模块，该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录，
其中该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度，以及其中该多个计数模块的数量小于该多个受压行的数量。
8.如权利要求7所述的动态随机存取存储器，其中该多个计数模块的每一者经配置以记录多个行的一者的受压程度，且该多个计数模块的每一者的该计数记录基于该多个行的对应一者的受压程度而产生。
9.如权利要求8所述的动态随机存取存储器，其中该多个计数模块的每一者各包含：
一闸控器，该闸控器经配置以允许该多个行的对应一者的受压行位址通过；
一位址储存单元，该位址储存单元连接至该闸控器并经配置以储存该多个行的对应一者的受压行位址；以及
一计数器，该计数器连接于该位址储存单元和该比较模块之间，其中该计数器经配置以记录该多个行的对应一者的受压行位址，并经配置以产生该计数记录。
10.如权利要求9所述的动态随机存取存储器，其中该多个计数模块的每一者还各包含一重置计时器，该重置计时器连接至该闸控器、该位址储存单元以及该计数器，其中该重置计时器经配置以产生一重置信号以重置该闸控器、该位址储存单元、该计数器以及该重置计时器。
11.如权利要求7所述的动态随机存取存储器，其中该目标行产生器还包括一使能模块，该使能模块连接至该多个计数模块并经配置以产生一使能信号。
12.如权利要求11所述的动态随机存取存储器，其中该目标行产生器还包括一第二处理模块，该第二处理模块连接至该第一处理模块、该使能模块以及该多个计数模块，其中该第二处理模块经配置以产生一重置信号以重置该多个计数模块的一者。
13.如权利要求10所述的动态随机存取存储器，还包括一指令解码器，该指令解码器连接至该多个计数模块并经配置以产生一现用(active)指令和该用于该多个行的每一者的受压行位址。
14.如权利要求13所述的动态随机存取存储器，其中该指令解码器连接至该多个计数模块的每一者的闸控器。
15.如权利要求7所述的动态随机存取存储器，其中该行判定电路还包含一行位址多工器，该行位址多工器连接至该目标行产生器的第一处理模块并经配置以产生一行位址纪录。
16.一种目标行的判定方法，其包括以下步骤：
产生多个计数纪录，其中该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度，且该多个计数纪录的数量小于该多个受压行的数量；
基于该受压程度比较该多个计数纪录以产生一比较结果；以及
基于该比较结果产生一目标行纪录。
17.如权利要求16所述的判定方法，还包括移除该多个计数纪录的一者的步骤，其中该多个计数纪录的一者具有较低受压程度。
18.如权利要求17所述的判定方法，其中该移除该多个计数纪录的一者的步骤在当该多个计数纪录的数量等于一参考数量时进行。
19.如权利要求16所述的判定方法，还包括移除该多个计数纪录的一者，其中该多个计数纪录的一者在一预设的一段时间期间维持为零。
20.如权利要求19所述的判定方法，其中该移除该多个计数纪录的一者的步骤在当该多个计数纪录的数量等于一参考数量时进行。

说明书全文

目标行产生器、动态随机存取存储器以及目标行的判定方法

技术领域

[0001] 本申请主张享有于2018/09/21提交的美国正式申请第16/138,044号的优先权及益处，该美国正式申请的内容以全文引用的方式并入本文中。

[0002] 本公开涉及一种电路、动态随机存取存储器(DRAM)和一种方法，特别涉及一种目标行产生器、DRAM和目标行的判定方法。

背景技术

[0003] DRAM通常具有高单元密度，且行锤击(row hammer)问题常常发生。当DRAM中的行被重复启动时，该行中的电荷可能会漏出并与邻近的行相互作用，导致原本不该被启动的该邻近的行产生位元反转的现象。

[0004] 上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本发明的任一部分。

发明内容

[0005] 本公开实施例提供一种目标行产生器。该目标行产生器包含多个计数模块、一比较模块以及一第一处理模块。该多个计数模块的每一者经配置以产生一计数纪录。该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录。该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录。该多个计数模块的数量小于多个受压行的数量。

[0006] 在本公开的实施例中，该多个计数模块的每一者经配置以记录多个行的一者的受压程度，且该多个计数模块的每一者的该计数记录基于该多个行的对应一者的受压程度而产生。

[0007] 在本公开的实施例中，该多个计数模块的每一者各包含：一闸控器，该闸控器经配置以允许该多个行的对应一者的受压行位址通过；一位址储存单元，该位址储存单元连接至该闸控器并经配置以储存该多个行的对应一者的受压行位址；以及一计数器，该计数器连接于该位址储存单元和该比较模块之间，其中该计数器经配置以记录该多个行的对应一者的受压行位址，并经配置以产生该计数记录。

[0008] 在本公开的实施例中，该多个计数模块的每一者还各包含一重置计时器，该重置计时器连接至该闸控器、该位址储存单元以及该计数器，其中该重置计时器经配置以产生一重置信号以重置该闸控器、该位址储存单元、该计数器以及该重置计时器。

[0009] 在本公开的实施例中，该目标行产生器还包括一使能模块，该使能模块连接至该多个计数模块并经配置以产生一使能信号。

[0010] 在本公开的实施例中，该目标行产生器还包括一第二处理模块，该第二处理模块连接至该第一处理模块、该使能模块以及该多个计数模块，其中该第二处理模块经配置以产生一重置信号以重置该多个计数模块的一者。

[0011] 本公开另一实施例提供一种动态随机存取存储器(DRAM)。该DRAM包括一存储器阵列，该存储器阵列包含多个库以及一行判定电路，其中该行判定电路连接至该存储器阵列。该多个库的每一者各包含多个行。在一些实施例中，该行判定电路包含一种目标行产生器，该目标行产生器经配置以产生一目标行记录，且该目标行产生器包含多个计数模块、一比较模块以及一第一处理模块。该多个计数模块的每一者经配置以产生一计数记录。该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录。该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录。在一些实施例中，该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度。在一些实施例中，该多个计数模块的数量小于该多个受压行的数量。

[0012] 在本公开的实施例中，该多个计数模块的每一者经配置以记录多个行的一者的受压程度，且该多个计数模块的每一者的该计数记录基于该多个行的对应一者的受压程度而产生。

[0013] 在本公开的实施例中，该多个计数模块的每一者各包含：一闸控器，该闸控器经配置以允许该多个行的对应一者的受压行位址通过；一位址储存单元，该位址储存单元连接至该闸控器并经配置以储存该多个行的对应一者的受压行位址；以及一计数器，该计数器连接于该位址储存单元和该比较模块之间，其中该计数器经配置以记录该多个行的对应一者的受压行位址，并经配置以产生该计数记录。

[0014] 在本公开的实施例中，该多个计数模块的每一者还各包含一重置计时器，该重置计时器连接至该闸控器、该位址储存单元以及该计数器，其中该重置计时器经配置以产生一重置信号以重置该闸控器、该位址储存单元、该计数器以及该重置计时器。

[0015] 在本公开的实施例中，该目标行产生器还包括一使能模块，该使能模块连接至该多个计数模块并经配置以产生一使能信号。

[0016] 在本公开的实施例中，该目标行产生器还包括一第二处理模块，该第二处理模块连接至该第一处理模块、该使能模块以及该多个计数模块，其中该第二处理模块经配置以产生一重置信号以重置该多个计数模块的一者。

[0017] 在本公开的实施例中，该动态随机存取存储器还包括一指令解码器，该指令解码器连接至该多个计数模块并经配置以产生一现用(active)指令和该用于该多个行的每一者的受压行位址。

[0018] 在本公开的实施例中，该指令解码器连接至该多个计数模块的每一者的闸控器。

[0019] 在本公开的实施例中，该行判定电路还包含一行位址多工器，该行位址多工器连接至该目标行产生器的第一处理模块并经配置以产生一行位址纪录。

[0020] 本公开另一实施例提供一种目标行的判定方法。该判定方法包括以下步骤。产生多个计数纪录，其中该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度，且该多个计数纪录的数量小于该多个受压行的数量。基于该受压程度比较该多个计数纪录以产生一比较结果。基于该比较结果产生一目标行纪录。

[0021] 在本公开的实施例中，该判定方法还包括移除该多个计数纪录的一者的步骤，其中该多个计数纪录的一者具有较低受压程度。

[0022] 在本公开的实施例中，该移除该多个计数纪录的一者的步骤在当该多个计数纪录的数量等于一参考数量时进行。

[0023] 在本公开的实施例中，该判定方法还包括移除该多个计数纪录的一者，其中该多个计数纪录的一者在一预设的一段时间期间维持为零。

[0024] 在本公开的实施例中，该移除该多个计数纪录的一者的步骤在当该多个计数纪录的数量等于一参考数量时进行。

[0025] 有了上述目标行产生器的组构，可减少DRAM中多个计数器所占的空间。如此一来，可减轻传统目标行产生器的缺点。

[0026] 上文已相当广泛地概述本公开的技术特征及优点，以使得下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求范围主题的其它技术特征及优点将描述于下文。本公开所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中普通技术人员也应了解，这类等效建构无法脱离后附的权利要求范围所界定的本公开的精神和范围。附图说明

[0027] 参阅实施方式与权利要求书合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。

[0028] 图1是一方块图，其例示本公开一些实施例的DRAM。

[0029] 图2A是一示意图，其例示本公开一些实施例的DRAM的半导体阵列。

[0030] 图2B是一示意图，其例示本公开一些实施例的存储器阵列的库。

[0031] 图2C是一示意图，其例示本公开一些实施例的多个库和多个行解码器之间的关系，以及多个库和多个行解码器之间的关系。

[0032] 图3是一方块图，其例示本公开一些实施例的DRAM的行判定电路。

[0033] 图4是一方块图，其例示本公开一些实施例的行判定电路的目标行产生器。

[0034] 图5是一方块图，其例示本公开一些实施例的目标行产生器的计数模块。

[0035] 图6是一方块图，例示本公开一些实施例的目标行产生器的第一处理模块。

[0036] 图7是一方块图，其例示本公开一些实施例的目标行产生器的使能模块。

[0037] 图8是一方块图，其例示本公开一些实施例的DRAM的行判定电路。

[0038] 图9是一方块图，其例示本公开一些实施例的DRAM的行判定电路的筛选模块。

[0039] 图10是一流程图，其例示本公开一些实施例的目标行的判定方法。

[0040] 图11是一示意图，其例示本公开一些实施例的计数模块的计数程序。

[0041] 图12是一示意图，其例示本公开一些实施例的计数模块的第一重置程序。

[0042] 图13是一示意图，其例示本公开一些实施例的计数模块的第二重置程序。

[0043] 图14是一方块图，其例示一对照目标行产生器。

[0044] 图15是一方块图，其例示一对照目标行产生器的计数单元。

[0045] 附图标记说明：

[0046] 1 行判定电路

[0047] 2 方法

[0048] 9 动态随机存取存储器

[0049] 10 行判定电路

[0050] 11 行闩锁器

[0051] 12 行位址多工器

[0052] 13 目标行产生器

[0053] 13' 目标行产生器

[0054] 14 自动刷新计数器

[0055] 15 筛选模块

[0056] 21 步骤

[0057] 22 步骤

[0058] 23 步骤

[0059] 91 存储器阵列

[0060] 92 行解码器

[0061] 93 控制模块

[0062] 94 指令解码器

[0063] 95 位址储存模块

[0064] 96 列闩锁器

[0065] 97 列解码器

[0066] 98 I/O闸控

[0067] 99 感测放大器

[0068] 131 计数模块

[0069] 131' 处理单元

[0070] 132 比较模块

[0071] 132' 比较模块

[0072] 132' 计数单元

[0073] 133 第一处理模块

[0074] 134 使能模块

[0075] 135 第二处理模块

[0076] 151 筛选单元

[0077] 911 库

[0078] 1311 闸控器

[0079] 1312 位址储存单元

[0080] 1313 计数器

[0081] 1314 重置计时器

[0082] 1321' 计数区块

[0083] 1331 第一处理单元

[0084] 1332 第二处理单元

[0085] 1341 比较单元

[0086] 1342 第三处理单元

[0087] 9111 行

[0088] 9112 列

[0089] Aa 自动刷新行位址

[0090] Asr 受压行位址

[0091] Atr 目标行位址

[0092] Ca 现用指令

[0093] Cr 刷新指令

[0094] Ra 位址纪录

[0095] Rc 计数纪录

[0096] RN 参考数值

[0097] Rtr 目标行纪录

[0098] Sc 计数信号

[0099] Se 使能信号

[0100] Sn 数值信号

[0101] Sr1 第一重置信号

[0102] Sr2 第二重置信号

具体实施方式

[0103] 本公开的以下说明伴随并入且组成说明书的一部分的图式，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

[0104] “一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

[0105] 为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开也可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由申请专利范围定义。

[0106] 图1是一方块图，其例示本公开一些实施例的DRAM 9。参考图1，在一些实施例中，DRAM 9包含存储器阵列91、多个行解码器92、控制模块93、指令解码器94、位址储存模块95、多个列闩锁器96、多个列解码器97、I/O闸控98、多个感测放大器99以及行判定电路1。

[0107] 图2A是一示意图，其例示本公开一些实施例的DRAM 9的存储器阵列91，而图2B是一示意图，其例示本公开一些实施例的存储器阵列91的库911。参考图2A，在一些实施例中，存储器阵列91包含多个库911，且该多个库911的数量定义为M。参考图2B，多个库911的每一者各包含多个行9111和多个列9112，且该多个库911的每一者中所包含的多个行9111的数量定义为N。在其他实施例中，多个库911的每一者中所包含的多个库911的数量以及多个行9111的数量可能有所不同。

[0108] 图2C是一示意图，其例示本公开一些实施例的多个库911和多个行解码器92之间的关系，以及多个库911和多个列解码器97之间的关系。参考图2C，在一些实施例中，多个行解码器92个别连接至多个库911，而多个行解码器92的每一者经配置以启动多个库911的对应一者的一行9111(参见图2B)。在一些实施例中，感测放大器99个别连接至多个库911。在一些实施例中，多个列解码器97个别连接至多个感测放大器99，且多个列解码器97的每一者经配置以启动多个库911的对应一者的一列9112(参见图2B)。

[0109] 参考回图1，在一些实施例中，行判定电路1连接至多个行解码器92，且行判定电路1经配置以判定多个库911的对应一者(参见图2A)的哪一行9111(参见图2B)会被刷新。

[0110] 参考图1，在一些实施例中，控制模块93连接至多个行解码器92和多个列解码器97，且控制模块93经配置以控制该多个行解码器92和多个列解码器97的操作。指令解码器
94连接至控制模块93和行判定电路1，且指令解码器94经配置以产生刷新指令(Cr)、现用(active)指令(Ca)和受压行位址(Asr)。位址储存模块95连接至行判定电路1、控制模块93以及多个列闩锁器96，且位址储存模块95经配置以产生多个用于自动刷新程序的位址记录(Ra)。在一些实施例中，多个列闩锁器96个别连接至多个列解码器97。I/O闸控98连接至多个感测放大器99，并经配置以输入或输出资料。

[0111] 参考图1，在一些实施例中，位址储存模块95和列闩锁器96经配置以暂存器，然而位址储存模块95和列闩锁器96的组构在其他实施例中可能有所不同。

[0112] 图3是一方块图，其例示本公开一些实施例的行判定电路1。参考图3，在一些实施例中，行判定电路1包含多个行闩锁器11、行位址多工器12、目标行产生器13以及自动刷新计数器14。在一些实施例中，多个行闩锁器11个别连接至多个行解码器92。在一些实施例中，行位址多工器12连接于位址储存模块95和多个行闩锁器11之间，且行位址多工器12经配置以产生自动刷新行位址(Aa)和目标行位址(Atr)。在一些实施例中，目标行产生器13连接于指令解码器94和行位址多工器12之间，且目标行产生器13经配置以产生目标行纪录(Rtr)。在一些实施例中，自动刷新计数器14连接至行位址多工器12并经配置以产生计数信号(Sc)以更新自动刷新行位址(Aa)。

[0113] 参考图3，在一些实施例中，多个行闩锁器11经配置为暂存器，不过在其他实施例中，该多个行闩锁器11的配置可能有所不同。

[0114] 图4是一方块图，其例示本公开一些实施例的目标行产生器13。参考图4，在一些实施例中，目标行产生器13包含多个计数模块131、一比较模块132、一第一处理模块133、一使能模块134以及一第二处理模块135。

[0115] 在一些实施例中，遭受行锤击问题的行9111被视为受压行。参考图4，在一些实施例中，多个计数模块131连接至指令解码器94。多个计数模块131的每一者经配置以记录多个库911(参见图2A)的多个行9111(参见图2B)的一者的受压程度。在一些实施例中，受压程度与受压行的受压次数相关连，受压次数定义为与受压行相邻的一行被启动的次数。如此一来，多个计数模块131的每一者的计数纪录(Rc)基于多个行9111的对应一者的受压次数所产生。

[0116] 参考图4，在一些实施例中，比较模块132连接至多个计数模块131。在一些实施例中，比较模块132经配置以比较由多个计数模块131所产生的多个计数纪录(Rc)，并输出两个比较纪录至第一处理模块133。在一些实施例中，多个计数纪录(Rc)的数量小于多个行9111的数量。

[0117] 参考图4，在一些实施例中，第一处理模块133连接于比较模块132和行位址多工器12之间。在一些实施例中，第一处理模块133经配置以基于来自比较模块132的两个比较纪录的一者产生目标行纪录(Rtr)。在一些实施例中，两个比计较纪录的一者由多个计数纪录中具有最高受压次数的计数纪录(Rc)所产生，其中对应于多个计数纪录中具有最高受压次数的计数纪录(Rc)的行9111定义为目标行。在一些实施例中，第一处理模块133还经配置以基于来自比较模块132的两个比较纪录的另外一者产生数值信号(Sn)。在一些实施例中，两个比较纪录的另外一者由多个计数纪录中具有较低受压程度(例如多个计数纪录(Rc)中最低的受压次数)的计数纪录(Rc)所产生。在一些实施例中，产生数值信号(Sn)以判定多个计数模块131的哪一个要被重置。

[0118] 参考图4，在一些实施例中，使能模块134连接至多个计数模块131和第二处理模块135，且使能模块134经配置以产生用于多个计数模块131和第二处理模块135的使能信号(Se)以启动计数纪录移除程序。

[0119] 参考图4，在一些实施例中，第二处理模块135连接至第一处理模块133、多个计数模块131以及使能模块134。在一些实施例中，第二处理模块135经配置以基于由第一处理模块133所产生的数值信号(Sn)重置多个计数模块131的一者。

[0120] 图5是一方块图，其例示本公开一些实施例的目标行产生器13的计数模块131。参考图5，在一些实施例中，多个计数模块131的每一者包含闸控器1311、位址储存单元1312、计数器1313以及重置计时器1314。在一些实施例中，闸控器1311连接至指令解码器94并经配置以允许多个行9111(参见图2B)的对应一者的受压行位址(Asr)通过。在一些实施例中，位置储存单元1312连接至闸控器1311和比较模块132，且位址储存单元1312经配置以储存多个行9111的对应一者的受压行位址(Asr)。在一些实施例中，计数器1313连接于位址储存单元1312和比较模块132之间，且计数器1313经配置以记录多个行9111的对应一者的受压次数，并经配置以产生计数纪录(Rc)。在一些实施例中，重置计时器1314连接至闸控器1311、位址储存单元1312以及计数器1313。在一些实施例中，重置计时器1314经配置以产生第一重置信号(Sr1)以重置闸控器1311、位址储存单元1312、计数器1313以及重置计时器
1314本身。

[0121] 参考图5，在一些实施例中，当多个计数模块131的一者的位址储存单元1312储存多个行9111的一者的受压行位址(Asr)时，多个计数模块131的对应一者的闸控器1311被视为现用闸控器。现用闸控器的详细描述将于的后段落中说明。

[0122] 参考图5，在一些实施例中，多个计数模块131的每一者的闸控器1311经配置为电晶体，然而多个计数模块131的每一者的闸控器1311的配置可能有所不同。

[0123] 参考图5，在一些实施例中，第二处理模块135连接至第一处理模块133(参见图4)、使能模块134以及多个计数模块131的每一者的闸控器1311、位址储存单元1312、计数器1313和重置计时器1314。在一些实施例中，第二处理模块135经配置以产生第二重制信号(Sr2)以重置多个计数模块131的一者的闸控器1311、位址储存单元1312、计数器1313和重置计时器1314。

[0124] 图6是一方块图，其例示本公开一些实施例的目标行产生器13的第一处理模块133。参考图6，在一些实施例中，第一处理模块133包含第一处理单元1331和第二处理单元
1332。在一些实施例中，第一处理单元1331连接于比较模块132和行位址多工器12之间。在一些实施例中，第一处理单元1331经配置以产生目标行纪录(Rtr)。在一些实施例中，第二处理单元1332连接于比较模块132和第二处理模块135之间。在一些实施例中，第二处理单元1332经配置以产生数值信号(Sn)。

[0125] 图7是一方块图，其例示本公开一些实施例的目标行产生器13的使能模块134。参考图7，在一些实施例中，使能模块134连接至第二处理模块135以及多个计数模块131的每一者的闸控器1311和重置计时器1314。在一些实施例中，使能模块134包含比较单元1341和第三处理单元1342。在一些实施例中，比较单元1341连接至多个计数模块131的每一者的闸控器1311，并经配置以将多个现用闸控器的数量与参考数值(RN)做比较。在一些实施例中，第三处理单元1342连接至比较单元1341、多个计数模块131的每一者的重置计时器1314以及第二处理模块135。在一些实施例中，第三处理单元1342经配置以在现用闸控器的数量等于参考数值(RN)时基于比较单元1341的输出产生使能信号(Se)

[0126] 参考图7，在一些实施例中，参考数值(RN)为一给定值，并等同于多个计数模块131的数量，使得当多个现用闸控器的数量等于参考数值(RN)时，代表多个计数模块131的每一者的位址储存单元1312储存多个行9111的对应一者的受压行位址(Asr)，且为了后续计数程序必须触发重置程序。在其他实施例中，这样的配置可能有所不同。

[0127] 图8是另一方块图，其例示本公开一些实施例的DRAM 9的行判定电路10。参考图8，在一些实施例中，行判定电路10还包含连接于指令解码器94和目标行产生器13之间的筛选模块15。在一些实施例中，筛选模块15经配置以减少目标行产生器13的工作负担。

[0128] 图9是一方块图，其例示本公开一些实施例的筛选模块15。参考图9，在一些实施例中，筛选模块15包含多个对应地连接至多个计数模块131的筛选单元151。在一些实施例中，筛选单元151的每一者经配置以实现一筛选程序，以减少多个计数模块131的对应一者的工作负担。在筛选程序期间，多个筛选单元151的每一者在接收到预设数量的多个现用指令(Ca)和预设数量的多个受压行位址(Asr)后，只允许多个现用指令(Ca)的一者以及只允许多个受压行位址(Asr)的一者通过。在一些实施例中，筛选单元151的每一者经配置为线性回馈移位暂存器(LFSR)。而在其他实施例中，这样的配置可能有所不同。

[0129] 图10是一流程图，其例示本公开一些实施例的目标行的判定方法2。参考图10，在一些实施例中，方法2包含步骤21、步骤22以及步骤23。在步骤21中产生多个计数纪录(Rc)，其中该多个计数纪录(Rc)的每一者各代表多个受压行的对应一者的受压次数，且该多个计数纪录(Rc)的数量小于该多个受压行的数量。在步骤22中基于该受压程度，比较该多个计数纪录(Rc)以从该多个计数纪录(Rc)中选取一计数纪录(Rc)。在步骤23中基于该比较结果产生一目标行纪录(Rtr)，且该目标行纪录(Rtr)基于步骤22中从该多个计数纪录(Rc)中所选取的计数纪录(Rc)所产生。

[0130] 在一些实施例中，存储器阵列刷新程序包含两个子程序：自动刷新程序和行锤击刷新程序。在一些实施例中，在存储器阵列刷新程序期间，DRAM 9使用其大部分的操作时间进行自动刷新程序，并使用剩余的时间进行行锤击刷新程序。在其他实施例中，这样的配置可能有所不同。

[0131] 参考回图3，在一些实施例中，在自动刷新程序期间，自动刷新计数器14先产生计数信号(Sc)，且该计数信号(Sc)被传送至行位址多工器12以更新自动刷新行位址(Aa)。接下来，行位址多工器12产生更新的自动刷新行位址(Aa)，且该更新的自动刷新行位址(Aa)经由多个行闩锁器21被传送到多个行解码器92。接着，基于该更新的自动刷新行位址(Aa)刷新多个库911(参见图2A)的每一者。举例来说，当计数信号(Sc)指出数字1时，刷新多个库911的每一者的第一行，而当计数信号(Sc)更新而指出数字2时，则刷新多个库911的每一者的第二行。

[0132] 参考图3，在一些实施例中，在行锤击刷新程序期间，目标行产生器13先产生目标行纪录(Rtr)。接下来，目标行纪录(Rtr)被传送至行位址多工器12，且行位址多工器12基于目标行纪录(Rtr)产生目标行位址(Atr)。接下来，目标行位址(Atr)经由多个行闩锁器11被传送至多个行解码器92。接着，基于目标行位址(Atr)刷新多个库911(参见图2A)的每一者。

[0133] 参考图4，在一些实施例中，在目标行纪录产生程序期间，多个计数模块131先产生多个计数纪录(Rc)。接下来，比较多个计数纪录(Rc)。接下来，从多个计数纪录(Rc)选取具有最高受压次数的计数纪录(Rc)。接着，从多个计数纪录(Rc)中具有最高受压次数的计数纪录(Rc)产生目标行纪录(Rtr)。

[0134] 在一些实施例中，目标行纪录的产生程序包含三个子程序：计数程序、第一重置程序以及第二重置程序。在一些实施例中，同时触发第一重置程序以及第二重置程序，然而在其他实施例中这样的配置可能有所不同。

[0135] 图11是一示意图，其例示本公开一些实施例的计数模块131的计数程序。参考图11，在一些实施例中，当DRAM 9(参见图1)未被触发时，多个计数模块131(参见图4)不会记录多个行9111(参见图2B)的一者的受压次数。在一些实施例中，在DRAM 9被触发后，当多个行9111的一者受压时，指令解码器94传送现用指令(Ca)以及该多个行9111的一者的受压行位址(Asr)至多个计数模块131的一者。在一些实施例中，由于多个计数模块131的一者没有记录多个行9111的一者的受压次数，多个计数模块131的一者的闸控器1311会先允许多个行9111的一者的现用指令(Ca)和受压行位址(Asr)通过。接下来，多个计数模块131的一者的位址储存单元1312储存多个行9111的一者的受压行位址(Asr)，且现用指令(Ca)被传送至多个计数模块131的一者的重置计时器1314以重新开始重置计时器1314的计时。接着，多个计数模块131的一者的计数器1313记录多个行9111的一者的一受压次数。

[0136] 参考图11，在一些实施例中，当该多个行9111(参见图2B)的一者还受压时，多个计数模块131的一者的闸控器1311允许多个行9111的一者的现用指令(Ca)和受压行位址(Asr)通过。如此一来，多个计数模块131的一者的计数器1313记录该多个行9111的一者的另一受压次数，且多个计数模块131的一者的重置计时器1314的计时再次重新开始。

[0137] 参考图11，在一些实施例中，当多个行9111(参见图2B)的另一者受压时，多个计数模块131的一者的闸控器1311禁止多个行9111的另一者的现用指令(Ca)和受压行位址(Asr)通过。如此一来，那些没有记录多个行9111任何一者的受压次数的多个计数模块131的另一者允许多个行9111的另一者的现用指令(Ca)和受压行位址(Asr)通过。

[0138] 参考回图7，在一些实施例中，当现用闸控器的数量等于参考数量(RN)时，这样的情况表示多个计数模块131(参见图4)中没有任何一者可以记录尚未被记录的多个行9111(参见图2B)的一者的受压次数。结果，使能模块134传送使能信号(Se)至所有多个计数模块131的重置计时器1314(参见图5)以进行第一重置程序，并传送使能信号(Se)至第二处理模块135以进行第二重置程序。

[0139] 图12是一示意图，其例示本公开一些实施例的计数模块131的第一重置程序。参考图12，在一些实施例中，在第一重置程序期间，假如多个计数模块131的对应一者的重置计时器1314在预设的一段时间内还没有重新开始，则多个计数模块131的每一者的重置计时器1314传送第一重置信号(Sr1)至闸控器1311、位址储存单元1312、计数器1313以及重置计时器1314本身。在一些实施例中，当多个计数模块131的对应一者的重置计时器1314在预设的一段时间内还没有重新开始时，这样的情况表示在该预设的一段时间内所纪录的受压次数是零次。如此一来，为了接下来的计数程序，重置多个计数模块131的对应一者的闸控器1311、位址储存单元1312、计数器1313以及重置计时器1314本身。

[0140] 图13是一示意图，其例示本公开一些实施例的计数模块131的第二重置程序。参考图13，在一些实施例中，在第二重置程序期间，第二处理模块135基于来自第一处理模块133的数值信号(Sn)传送第二重置信号(Sr2)至多个计数模块131的对应一者的闸控器1311、位址储存单元1312、计数器1313以及重置计时器1314。如此一来，为了接下来的计数程序，重置多个计数模块131的具有较低受压程度(例如最低受压程度)的计数纪录(Rc)的对应一者的闸控器1311、位址储存单元1312、计数器1313以及重置计时器1314。

[0141] 图14是一方块图，其例示一对照目标行产生器13'。参考图14，对照目标行产生器13'连接至行位址多工器12并经配置以产生目标行纪录(Rtr)。目标行产生器13'包含处理单元131'和计数单元132'。处理单元131'连接至行位址多工器12并经配置以产生目标行纪录(Rtr)。计数单元132'连接至处理单元131'并经配置以产生多个目标行(Tr)。

[0142] 图15是一方块图，其例示目标行产生器13'的计数单元132'。参考图15，计数单元132'包含连接至处理单元131'的多个计数区块1321'，且多个计数区块1321'的每一者经配置以判定一目标行。多个计数区块1321'的每一者包含多个计数器和一处理器，且多个计数区块1321'的每一者中所包含的多个计数器中的计数器数量等同于多个库911(参见图2A)的每一者的多个行9111(参见图2B)的数量。计数区块1321'的每一者的多个计数器经配置以个别记录多个行9111的受压次数。多个计数区块1321'中计数区块的数量等同于多个库
911中库的数量。

[0143] 参考图15，在比较目标行产生器13'(参见图14)的目标行判定程序期间，对于多个计数区块1321'的每一者来说，假如多个计数器的一者的受压次数值达到一阀值，目标行则被判定为对应该多个计数器的一者的行。在多个计数区块1321'的每一者判定目标行之后，目标行被传送至处理单元131'。接着，处理单元131'产生目标行纪录(Rtr)。由于处理单元131'对于多个库911(参见图2A)的全部只传送一个目标行纪录(Rtr)，处理单元131'基于时间的优先顺序从多个计数区块1321'选择目标行。举例来说，当第三计数区块1321'判定并传送目标行至处理单元131'的时间比其他计数区块1321'判定并传送目标行至处理单元
131'的时间还要早时，处理单元131'就会基于由第三计数区块1321'所判定的目标行产生用于多个库911全部的目标行纪录(Rtr)。

[0144] 在对照目标行产生器13'中，多个库911的多个行9111的每一者都需要一计数器以纪录受压次数。因此，对照目标行产生器13'包含大量的计数器。相较之下，本公开的目标行产生器13包含有限数量的计数器纪录多个行911的对应一者的受压次数。因此，可减少目标行产生器13中多个计数器所占的空间。因此，DRAM 9的尺寸可以对应地减少。

[0145] 本公开实施例提供一种目标行产生器。该目标行产生器包含多个计数模块、一比较模块以及一第一处理模块。该多个计数模块的每一者经配置以产生一计数纪录。该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录。该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录。该多个计数模块的数量小于多个受压行的数量。

[0146] 本公开另一实施例提供一种动态随机存取存储器(DRAM)。该DRAM包括一存储器阵列，该存储器阵列包含多个库以及一行判定电路，其中该行判定电路连接至该存储器阵列。该多个库的每一者各包含多个行。在一些实施例中，该行判定电路包含一种目标行产生器，该目标行产生器经配置以产生一目标行记录，且该目标行产生器包含多个计数模块、一比较模块以及一第一处理模块。该多个计数模块的每一者经配置以产生一计数记录。该比较模块连接至该多个计数模块并经配置以比较由该多个计数模块所产生的多个计数纪录。该第一处理模块连接至该比较模块并经配置以基于来自该比较模块的一比较结果产生一目标行记录。在一些实施例中，该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度。在一些实施例中，该多个计数模块的数量小于该多个受压行的数量。

[0147] 本公开另一实施例提供一种目标行的判定方法。该判定方法包括以下步骤：产生多个计数纪录，其中该多个计数纪录的每一者各代表多个受压行的对应一者的受压程度，且该多个计数纪录的数量小于该多个受压行的数量；基于该受压程度比较该多个计数纪录以产生一比较结果；基于该比较结果产生一目标行纪录。

[0148] 虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离申请专利范围所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

[0149] 再者，本申请的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解，来根据本公开而使用与本文所述的对应实施例具有相同功能或达到实质相同结果的现存或未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请的权利要求范围内。

标题	发布/更新时间	阅读量
振荡电路、芯片、电子设备	2020-05-08	550
具有接触元件的泵装置	2020-05-08	809
故障后保持工作的载具电源	2020-05-08	931
多通道无源互调数字抵消电路	2020-05-08	15
一种用于显示设备的像素电路	2020-05-11	90
用于监控电池和在电池上执行诊断的能量存储设备、系统和方法	2020-05-11	24
DC-DC转换器，包括DC-DC转换器的供电系统以及用于控制DC-DC转换器的方法	2020-05-08	116
事务嵌套深度测试指令	2020-05-11	815
LED单元、图像显示元件及其制造方法	2020-05-08	457
电路布置的测试和校准	2020-05-11	963

目标行产生器、动态随机存取存储器以及目标行的判定方法

目标行产生器、动态随机存取存储器以及目标行的判定方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：