首页 / 专利库 / 电路 / 电路 / 像素驱动电路及其驱动方法与应用的显示面板

像素驱动电路及其驱动方法与应用的显示面板

阅读:959发布:2023-01-27

专利汇可以提供像素驱动电路及其驱动方法与应用的显示面板专利检索,专利查询,专利分析的服务。并且本 申请 提供一种 像素 驱动 电路 及其驱动方法与应用的 显示面板 ,所述画素电路,包括:一第一 薄膜 晶体管,所述第一 薄膜晶体管 的一控制端电性耦接一第一 节点 ,所述第一薄膜晶体管的一第一端用以连接一高预设电位,所述第一薄膜晶体管的一第二端电性耦接一第二节点;一第二薄膜晶体管,所述第二薄膜晶体管的一控制端电性连接一扫描线,所述第二薄膜晶体管的一第一端电性耦接所述第一节点,所述第二薄膜晶体管的一第二端电性连接一数据线;以及一第三薄膜晶体管,所述第三薄膜晶体管的一控制端电性连接所述扫描线,所述第三薄膜晶体管的一第一端电性耦接一第三节点,所述第三薄膜晶体管的一第二端电性耦接所述第二节点。,下面是像素驱动电路及其驱动方法与应用的显示面板专利的具体信息内容。

1.一种像素驱动电路,其特征在于,包括:
一第一薄膜晶体管,所述第一薄膜晶体管的一控制端电性耦接一第一节点,所述第一薄膜晶体管的一第一端用以连接一高预设电位,所述第一薄膜晶体管的一第二端电性耦接一第二节点;
一第二薄膜晶体管,所述第二薄膜晶体管的一控制端电性连接一扫描线,所述第二薄膜晶体管的一第一端电性耦接所述第一节点,所述第二薄膜晶体管的一第二端电性连接一数据线;
一第三薄膜晶体管,所述第三薄膜晶体管的一控制端电性连接所述扫描线,所述第三薄膜晶体管的一第一端电性耦接一第三节点,所述第三薄膜晶体管的一第二端电性耦接所述第二节点;
一第四薄膜晶体管,所述第四薄膜晶体管的一控制端接收一频率讯号,所述第四薄膜晶体管的一第一端用以连接一低预设电位,所述第四薄膜晶体管的一第二端电性耦接所述第三节点;
一第五薄膜晶体管,所述第五薄膜晶体管的一控制端电性连接一红色画素数据线,所述第五薄膜晶体管的一第一端电性耦接一第四节点,所述第五薄膜晶体管的一第二端电性耦接所述第三节点;
一第六薄膜晶体管,所述第六薄膜晶体管的一控制端电性连接一绿色画素数据线,所述第六薄膜晶体管的一第一端电性耦接所述第四节点,所述第六薄膜晶体管的一第二端电性耦接所述第三节点;
一第七薄膜晶体管,所述第七薄膜晶体管的一控制端电性连接一蓝色画素数据线,所述第七薄膜晶体管的一第一端电性耦接所述第四节点,所述第七薄膜晶体管的一第二端电性耦接所述第三节点;以及
一储存电容,所述储存电容一端电性耦接所述第一节点,另一端电性耦接所述第二节点。
2.如权利要求1所述像素驱动电路,其特征在于,更包括一红色发光二极管,所述红色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
3.如权利要求1所述像素驱动电路,其特征在于,更包括一绿色发光二极管,所述绿色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
4.如权利要求1所述像素驱动电路,其特征在于,更包括一蓝色发光二极管,所述蓝色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
5.一种显示面板,包括第一基板、与所述第一基板相对设置的第二基板,其特征在于,所述第一基板包括如权利要求1至4所述的像素驱动电路。
6.一种像素驱动电路的驱动方法,其特征在于,包括:
提供一第一薄膜晶体管,所述第一薄膜晶体管的一控制端电性耦接一第一节点,所述第一薄膜晶体管的一第一端用以连接一高预设电位,所述第一薄膜晶体管的一第二端电性耦接一第二节点;
提供一第二薄膜晶体管,所述第二薄膜晶体管的一控制端电性连接一扫描线,所述第二薄膜晶体管的一第一端电性耦接所述第一节点,所述第二薄膜晶体管的一第二端电性连接一数据线;
提供一第三薄膜晶体管,所述第三薄膜晶体管的一控制端电性连接所述扫描线,所述第三薄膜晶体管的一第一端电性耦接一第三节点,所述第三薄膜晶体管的一第二端电性耦接所述第二节点;
提供一第四薄膜晶体管,所述第四薄膜晶体管的一控制端接收一频率讯号,所述第四薄膜晶体管的一第一端用以连接一低预设电位,所述第四薄膜晶体管的一第二端电性耦接所述第三节点;
提供一第五薄膜晶体管,所述第五薄膜晶体管的一控制端电性连接一红色画素数据线,所述第五薄膜晶体管的一第一端电性耦接一第四节点,所述第五薄膜晶体管的一第二端电性耦接所述第三节点;
提供一第六薄膜晶体管,所述第六薄膜晶体管的一控制端电性连接一绿色画素数据线,所述第六薄膜晶体管的一第一端电性耦接所述第四节点,所述第六薄膜晶体管的一第二端电性耦接所述第三节点;
提供一第七薄膜晶体管,所述第七薄膜晶体管的一控制端电性连接一蓝色画素数据线,所述第七薄膜晶体管的一第一端电性耦接所述第四节点,所述第七薄膜晶体管的一第二端电性耦接所述第三节点;以及
提供一储存电容,所述储存电容一端电性耦接所述第一节点,另一端电性耦接所述第二节点。
7.如权利要求6所述像素驱动电路的驱动方法,其特征在于,更包括提供一红色发光二极管,所述红色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
8.如权利要求6所述像素驱动电路的驱动方法,其特征在于,更包括提供一綠色发光二极管,所述綠色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
9.如权利要求6所述像素驱动电路的驱动方法,其特征在于,更包括提供一蓝色发光二极管,所述蓝色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。

说明书全文

像素驱动电路及其驱动方法与应用的显示面板

技术领域

[0001] 本申请涉及显示领域,特别涉及一种像素驱动电路及其驱动方法与应用的显示面板。

背景技术

[0002] 液晶显示器(Liquid Crystal Display,LCD)是利用液晶材料的特性来显示图像的一种平板显示装置,其相较于其他显示装置而言具有轻薄、低驱动电压及低功耗等优点。
[0003] 随着人们对高清显示的需求,集成电路及显示行业不断发展和创新。各类高分辨率的显示屏纷纷占据各大终端品牌,AMOLED产品也是其中的一员。但随着分辨率的提升,像
素的输出(layout)空间就要压缩,如:走线线宽压缩,电容面积压缩等。对工艺和设计均是
一大挑战。
[0004] 而现有的OLED驱动电路是采用3个薄膜晶体管1电容(3T1C)结构,即驱动一个子像素需要3个薄膜晶体管和1个电容,而本提案是采用7个薄膜晶体管和1个电容(7T1C)同时驱
动3个子像素,如果按照现有方案,驱动3个子像素,是需要9个薄膜晶体管和3个电容,因此
可节省2个薄膜晶体管和2个电容,进而节省空间。
[0005] 因此本申请提出一种新型像素驱动电路来更好的适应高分辨率的设计。发明内容
[0006] 为了解决上述技术问题,本申请的目的在于,提供一种像素驱动电路,包括:一第一薄膜晶体管,所述第一薄膜晶体管的一控制端电性耦接一第一节点,所述第一薄膜晶体
管的一第一端用以连接一高预设电位,所述第一薄膜晶体管的一第二端电性耦接一第二节
点;一第二薄膜晶体管,所述第二薄膜晶体管的一控制端电性连接一扫描线,所述第二薄膜
晶体管的一第一端电性耦接所述第一节点,所述第二薄膜晶体管的一第二端电性连接一数
据线;一第三薄膜晶体管,所述第三薄膜晶体管的一控制端电性连接所述扫描线,所述第三
薄膜晶体管的一第一端电性耦接一第三节点,所述第三薄膜晶体管的一第二端电性耦接所
述第二节点;一第四薄膜晶体管,所述第四薄膜晶体管的一控制端接收一频率讯号,所述第
四薄膜晶体管的一第一端用以连接一低预设电位,所述第四薄膜晶体管的一第二端电性耦
接所述第三节点;一第五薄膜晶体管,所述第五薄膜晶体管的一控制端电性连接一红色画
素数据线,所述第五薄膜晶体管的一第一端电性耦接一第四节点,所述第五薄膜晶体管的
一第二端电性耦接所述第三节点;一第六薄膜晶体管,所述第六薄膜晶体管的一控制端电
性连接一绿色画素数据线,所述第六薄膜晶体管的一第一端电性耦接所述第四节点,所述
第六薄膜晶体管的一第二端电性耦接所述第三节点;一第七薄膜晶体管,所述第七薄膜晶
体管的一控制端电性连接一蓝色画素数据线,所述第七薄膜晶体管的一第一端电性耦接所
述第四节点,所述第七薄膜晶体管的一第二端电性耦接所述第三节点;以及一储存电容,所
述储存电容一端电性耦接所述第一节点,另一端电性耦接所述第二节点。
[0007] 本申请的目的及解决其技术问题是采用以下技术方案来实现的。
[0008] 在本申请的一实施例中,更包括一红色发光二极管,所述红色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0009] 在本申请的一实施例中,更包括一綠色发光二极管,所述綠色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0010] 在本申请的一实施例中,更包括一蓝色发光二极管,所述蓝色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0011] 本申请的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0012] 本申请的另一目的为提供一种显示面板,包括:第一基板;以及第二基板,与该第一基板相对设置:还包括一种像素驱动电路,包括:一第一薄膜晶体管,所述第一薄膜晶体
管的一控制端电性耦接一第一节点,所述第一薄膜晶体管的一第一端用以连接一高预设电
位,所述第一薄膜晶体管的一第二端电性耦接一第二节点;一第二薄膜晶体管,所述第二薄
膜晶体管的一控制端电性连接一扫描线,所述第二薄膜晶体管的一第一端电性耦接所述第
一节点,所述第二薄膜晶体管的一第二端电性连接一数据线;一第三薄膜晶体管,所述第三
薄膜晶体管的一控制端电性连接所述扫描线,所述第三薄膜晶体管的一第一端电性耦接一
第三节点,所述第三薄膜晶体管的一第二端电性耦接所述第二节点;一第四薄膜晶体管,所
述第四薄膜晶体管的一控制端接收一频率讯号,所述第四薄膜晶体管的一第一端用以连接
一低预设电位,所述第四薄膜晶体管的一第二端电性耦接所述第三节点;一第五薄膜晶体
管,所述第五薄膜晶体管的一控制端电性连接一红色画素数据线,所述第五薄膜晶体管的
一第一端电性耦接一第四节点,所述第五薄膜晶体管的一第二端电性耦接所述第三节点;
一第六薄膜晶体管,所述第六薄膜晶体管的一控制端电性连接一绿色画素数据线,所述第
六薄膜晶体管的一第一端电性耦接所述第四节点,所述第六薄膜晶体管的一第二端电性耦
接所述第三节点;一第七薄膜晶体管,所述第七薄膜晶体管的一控制端电性连接一蓝色画
素数据线,所述第七薄膜晶体管的一第一端电性耦接所述第四节点,所述第七薄膜晶体管
的一第二端电性耦接所述第三节点;一储存电容,所述储存电容一端电性耦接所述第一节
点,另一端电性耦接所述第二节点;一红色发光二极管,所述红色发光二极管一端电性耦接
所述第三节点,另一端电性耦接所述低预设电位;一綠色发光二极管,所述綠色发光二极管
一端电性耦接所述第三节点,另一端电性耦接所述低预设电位;以及一蓝色发光二极管,所
述蓝色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0013] 本申请的又一目的为提供一种像素驱动电路的驱动方法,包括:
[0014] 提供一第一薄膜晶体管,所述第一薄膜晶体管的一控制端电性耦接一第一节点,所述第一薄膜晶体管的一第一端用以连接一高预设电位,所述第一薄膜晶体管的一第二端
电性耦接一第二节点;
[0015] 提供一第二薄膜晶体管,所述第二薄膜晶体管的一控制端电性连接一扫描线,所述第二薄膜晶体管的一第一端电性耦接所述第一节点,所述第二薄膜晶体管的一第二端电
性连接一数据线;
[0016] 提供一第三薄膜晶体管,所述第三薄膜晶体管的一控制端电性连接所述扫描线,所述第三薄膜晶体管的一第一端电性耦接一第三节点,所述第三薄膜晶体管的一第二端电
性耦接所述第二节点;
[0017] 提供一第四薄膜晶体管,所述第四薄膜晶体管的一控制端接收一频率讯号,所述第四薄膜晶体管的一第一端用以连接一低预设电位,所述第四薄膜晶体管的一第二端电性
耦接所述第三节点;
[0018] 提供一第五薄膜晶体管,所述第五薄膜晶体管的一控制端电性连接一红色画素数据线,所述第五薄膜晶体管的一第一端电性耦接一第四节点,所述第五薄膜晶体管的一第
二端电性耦接所述第三节点;
[0019] 提供一第六薄膜晶体管,所述第六薄膜晶体管的一控制端电性连接一绿色画素数据线,所述第六薄膜晶体管的一第一端电性耦接所述第四节点,所述第六薄膜晶体管的一
第二端电性耦接所述第三节点;
[0020] 提供一第七薄膜晶体管,所述第七薄膜晶体管的一控制端电性连接一蓝色画素数据线,所述第七薄膜晶体管的一第一端电性耦接所述第四节点,所述第七薄膜晶体管的一
第二端电性耦接所述第三节点;以及
[0021] 提供一储存电容,所述储存电容一端电性耦接所述第一节点,另一端电性耦接所述第二节点。
[0022] 在本申请的一实施例中,所述方法,更包括提供一红色发光二极管,所述红色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0023] 在本申请的一实施例中,所述方法,更包括提供一綠色发光二极管,所述綠色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0024] 在本申请的一实施例中,所述方法,更包括提供一蓝色发光二极管,所述蓝色发光二极管一端电性耦接所述第三节点,另一端电性耦接所述低预设电位。
[0025] 本申请提供一新型像素驱动电路来更好的适应高分辨率的设计。附图说明
[0026] 为了更清楚地说明本申请实施例或现有技术中的技术方案,下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例,对于本领域普
通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
[0027] 图1为本申请一实施例的像素驱动电路示意图;
[0028] 图2为本申请一实施例的像素驱动电路波形输出示意图。

具体实施方式

[0029] 请参照附图中的图式,其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例,其不应被视为限制本申请未在此详述的其它具体实施例。
[0030] 以下各实施例的说明是参考附加的图式,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以
限制本申请。
[0031] 在附图中,为了清晰起见,夸大了层、膜、面板、区域等的厚度。在附图中,为了理解和便于描述,夸大了一些层和区域的厚度。将理解的是,当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。
[0032] 附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是
任意示出的,但是本申请不限于此。
[0033] 另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在......上”意指位于目标组件上方或者下方,而不意指必须位于基于重方向的顶部上。
[0034] 为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体的实施例,对依据本申请提出的一种像素驱动电路及其驱动方法与应用的显示
面板,其具体实施方式、结构、特征及其功效,详细说明如后。
[0035] 图1为本申请一实施例的像素驱动电路示意图,请参照图1,在本申请的一实施例中,一种像素驱动电路100,包括:一第一薄膜晶体管T1,所述第一薄膜晶体管T1的一控制端T1a电性耦接一第一节点P1(n),所述第一薄膜晶体管T1的一第一端T1b用以连接一高预设
电位VDD,所述第一薄膜晶体管T1的一第二端T1c电性耦接一第二节点P2(n);一第二薄膜晶
体管T2,所述第二薄膜晶体管T2的一控制端T2a电性连接一扫描线Scan,所述第二薄膜晶体
管T2的一第一端T2b电性耦接所述第一节点P1(n),所述第二薄膜晶体管T2的一第二端T2c
电性连接一数据线Data;一第三薄膜晶体管T3,所述第三薄膜晶体管T3的一控制端T3a电性
连接所述扫描线Scan,所述第三薄膜晶体管T3的一第一端T3b电性耦接一第三节点P3(n),
所述第三薄膜晶体管T3的一第二端T3c电性耦接所述第二节点P2(n);一第四薄膜晶体管
T4,所述第四薄膜晶体管T4的一控制端T4a接收一频率讯号RD,所述第四薄膜晶体管T4的一
第一端T4b用以连接一低预设电位VSS,所述第四薄膜晶体管T4的一第二端T4c电性耦接所
述第三节点P3(n);一第五薄膜晶体管T5,所述第五薄膜晶体管T5的一控制端T5a电性连接
一红色画素数据线Data R,所述第五薄膜晶体管T5的一第一端T5b电性耦接一第四节点P4
(n),所述第五薄膜晶体管T5的一第二端T5c电性耦接所述第三节点P3(n);一第六薄膜晶体
管T6,所述第六薄膜晶体管T6的一控制端T6a电性连接一绿色画素数据线Data G,所述第六
薄膜晶体管T6的一第一端T6b电性耦接所述第四节点P4(n),所述第六薄膜晶体管T6的一第
二端T6c电性耦接所述第三节点P3(n);一第七薄膜晶体管T7,所述第七薄膜晶体管T7的一
控制端T7a电性连接一蓝色画素数据线Data B,所述第七薄膜晶体管T7的一第一端T7b电性
耦接所述第四节点P4(n),所述第七薄膜晶体管T7的一第二端T7c电性耦接所述第三节点P3
(n);以及一储存电容110,所述储存电容110一端电性耦接所述第一节点P1(n),另一端电性
耦接所述第二节点P2(n)。
[0036] 在本申请的一实施例中,更包括一红色发光二极管120,所述红色发光二极管120一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0037] 在本申请的一实施例中,更包括一綠色发光二极管130,所述綠色发光二极管130一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0038] 在本申请的一实施例中,更包括一蓝色发光二极管140,所述蓝色发光二极管140一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0039] 请参照图1,在本申请的一实施例中,一种显示面板10,包括:第一基板(图未示);以及第二基板(图未示),与该第一基板(图未示)相对设置:还包括一种像素驱动电路100,
包括:一第一薄膜晶体管T1,所述第一薄膜晶体管T1的一控制端T1a电性耦接一第一节点P1
(n),所述第一薄膜晶体管T1的一第一端T1 b用以连接一高预设电位VDD,所述第一薄膜晶
体管T1的一第二端T1c电性耦接一第二节点P2(n);一第二薄膜晶体管T2,所述第二薄膜晶
体管T2的一控制端T2a电性连接一扫描线Scan,所述第二薄膜晶体管T2的一第一端T2b电性
耦接所述第一节点P1(n),所述第二薄膜晶体管T2的一第二端T2c电性连接一数据线Data;
一第三薄膜晶体管T3,所述第三薄膜晶体管T3的一控制端T3a电性连接所述扫描线Scan,所
述第三薄膜晶体管T3的一第一端T3b电性耦接一第三节点P3(n),所述第三薄膜晶体管T3的
一第二端T3c电性耦接所述第二节点P2(n);一第四薄膜晶体管T4,所述第四薄膜晶体管T4
的一控制端T4a接收一频率讯号RD,所述第四薄膜晶体管T4的一第一端T4b用以连接一低预
设电位VSS,所述第四薄膜晶体管T4的一第二端T4c电性耦接所述第三节点P3(n);一第五薄
膜晶体管T5,所述第五薄膜晶体管T5的一控制端T5a电性连接一红色画素数据线Data R,所
述第五薄膜晶体管T5的一第一端T5b电性耦接一第四节点P4(n),所述第五薄膜晶体管T5的
一第二端T5c电性耦接所述第三节点P3(n);一第六薄膜晶体管T6,所述第六薄膜晶体管T6
的一控制端T6a电性连接一绿色画素数据线Data G,所述第六薄膜晶体管T6的一第一端T6b
电性耦接所述第四节点P4(n),所述第六薄膜晶体管T6的一第二端T6c电性耦接所述第三节
点P3(n);一第七薄膜晶体管T7,所述第七薄膜晶体管T7的一控制端T7a电性连接一蓝色画
素数据线Data B,所述第七薄膜晶体管T7的一第一端T7b电性耦接所述第四节点P4(n),所
述第七薄膜晶体管T7的一第二端T7c电性耦接所述第三节点P3(n);一储存电容110,所述储
存电容110一端电性耦接所述第一节点P1(n),另一端电性耦接所述第二节点P2(n);一红色
发光二极管120,所述红色发光二极管120一端电性耦接所述第三节点P3(n),另一端电性耦
接所述低预设电位VSS;一綠色发光二极管130,所述綠色发光二极管130一端电性耦接所述
第三节点P3(n),另一端电性耦接所述低预设电位VSS;以及一蓝色发光二极管140,所述蓝
色发光二极管140一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0040] 在本申请的一实施例中,一种像素驱动电路100的驱动方法,包括:提供一第一薄膜晶体管T1,所述第一薄膜晶体管T1的一控制端T1 a电性耦接一第一节点P1(n),所述第一
薄膜晶体管T1的一第一端T1b用以连接一高预设电位VDD,所述第一薄膜晶体管T1的一第二
端T1c电性耦接一第二节点P2(n);提供一第二薄膜晶体管T2,所述第二薄膜晶体管T2的一
控制端T2a电性连接一扫描线Scan,所述第二薄膜晶体管T2的一第一端T2b电性耦接所述第
一节点P1(n),所述第二薄膜晶体管T2的一第二端T2c电性连接一数据线Data;提供一第三
薄膜晶体管T3,所述第三薄膜晶体管T3的一控制端T3a电性连接所述扫描线Scan,所述第三
薄膜晶体管T3的一第一端T3b电性耦接一第三节点P3(n),所述第三薄膜晶体管T3的一第二
端T3c电性耦接所述第二节点P2(n);提供一第四薄膜晶体管T4,所述第四薄膜晶体管T4的
一控制端T4a接收一频率讯号RD,所述第四薄膜晶体管T4的一第一端T4b用以连接一低预设
电位VSS,所述第四薄膜晶体管T4的一第二端T4c电性耦接所述第三节点P3(n);提供一第五
薄膜晶体管T5,所述第五薄膜晶体管T5的一控制端T5a电性连接一红色画素数据线Data R,
所述第五薄膜晶体管T5的一第一端T5b电性耦接一第四节点P4(n),所述第五薄膜晶体管T5
的一第二端T5c电性耦接所述第三节点P3(n);提供一第六薄膜晶体管T6,所述第六薄膜晶
体管T6的一控制端T6a电性连接一绿色画素数据线Data G,所述第六薄膜晶体管T6的一第
一端T6b电性耦接所述第四节点P4(n),所述第六薄膜晶体管T6的一第二端T6c电性耦接所
述第三节点P3(n);提供一第七薄膜晶体管T7,所述第七薄膜晶体管T7的一控制端T7a电性
连接一蓝色画素数据线Data B,所述第七薄膜晶体管T7的一第一端T7b电性耦接所述第四
节点P4(n),所述第七薄膜晶体管T7的一第二端T7c电性耦接所述第三节点P3(n);以及提供
一储存电容110,所述储存电容110一端电性耦接所述第一节点P1(n),另一端电性耦接所述
第二节点P2(n)。
[0041] 在本申请的一实施例中,所述方法,更包括提供一红色发光二极管120,所述红色发光二极管120一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0042] 在本申请的一实施例中,所述方法,更包括提供一綠色发光二极管130,所述綠色发光二极管130一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0043] 在本申请的一实施例中,所述方法,更包括提供一蓝色发光二极管140,所述蓝色发光二极管140一端电性耦接所述第三节点P3(n),另一端电性耦接所述低预设电位VSS。
[0044] 在本申请的一实施例中,可以用单个nT-1C像素电路,驱动n-4个像素,剩下了大部分的输出空间,有利于高分辨率的产品开发;如图1示例所示,利用7T-1C像素电路驱动,3个像素发光,与传统的电路相比省掉了2/9的TFT与2/3的电容。
[0045] 图2为本申请一实施例的像素驱动电路波形输出示意图。请参照图1及图2,在本申请的一实施例中,此电路具体的Vth抓取方式如下:
[0046] 1、在第一周期(TM1)阶段,扫描线(Scan)高电平,频率讯号(RD)高电平,数据线(Data)高电平,红色画素数据线(Data R)低电平,绿色画素数据线(Data G)低电平,蓝色画
素数据线(Data B)低电平,此时第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管
T3、第四薄膜晶体管T4打开,储存电容(Cst)充电,此时可以调控第一薄膜晶体管T1的主供
电流大小;
[0047] 2、在第二周期(TM2)阶段,扫描线(Scan)低电平,频率讯号(RD)高电平,数据线(Data)低电平,红色画素数据线(Data R)高电平,绿色画素数据线(Data G)低电平,蓝色画
素数据线(Data B)低电平,此时第四薄膜晶体管T4、第五薄膜晶体管T5打开,控制红色发光
二极管(R)发光,抓取第五薄膜晶体管T5的第三节点P3(n)电压,此时可以抓取第五薄膜晶
体管T5的Vth;
[0048] 3、在第三周期(TM2)阶段,扫描线(Scan)低电平,频率讯号(RD)高电平,数据线(Data)低电平,红色画素数据线(Data R)低电平,绿色画素数据线(Data G)高电平,蓝色画
素数据线(Data B)低电平,此时第四薄膜晶体管T4、第六薄膜晶体管T6打开,控制绿色发光
二极管(G)发光,抓取第六薄膜晶体管T6的第三节点P3(n)电压,此时可以抓取第五薄膜晶
体管T5的Vth;
[0049] 4、在第四周期(TM4)阶段,扫描线(Scan)低电平,频率讯号(RD)高电平,数据线(Data)低电平,红色画素数据线(Data R)低电平,绿色画素数据线(Data G)低电平,蓝色画
素数据线(Data B)高电平,此时第四薄膜晶体管T4、第七薄膜晶体管T7打开,控制蓝色发光
二极管(B)发光,抓取第七薄膜晶体管T7的第三节点P3(n)电压,此时可以抓取第五薄膜晶
体管T5的Vth;
[0050] 5、利用抓取的Vth补正面内分布不均的状态。
[0051] 请参照图1及图2,在本申请的一实施例中,此画素电路100具体的点亮方式如下:扫描线(Scan)高电平,频率讯号(RD)高电平,数据线(Data)高电平,红色/绿色/蓝色画素数
据线(Data R/G/B)将抓取的Vth加到相应的像素中,然后依画面亮度需求选取不同电压来
点亮红色发光二极管(R)发光或绿色发光二极管(G)发光或蓝色发光二极管(B)发光。
[0052] 本申请提供一新型像素驱动电路来更好的适应高分辨率的设计。
[0053] 以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明后附的权利
要求的保护范围。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈