首页 / 专利库 / 信号处理 / 信号 / 一种低噪声放大器、射频前端电路、装置、设备

一种低噪声放大器、射频前端电路、装置、设备

阅读:549发布:2023-02-06

专利汇可以提供一种低噪声放大器、射频前端电路、装置、设备专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种低噪声 放大器 、射频前端 电路 、装置、设备,属于 电子 与通信技术领域。该 低噪声放大器 由采用CMOS电路构成的 电流 镜模 块 和采用锗化 硅 异质结 三极管 电路构成的 信号 放大模块组成。本发明减小了低噪声放大器的噪声系数,节省了芯片占用面积,节约了芯片及设备的加工和运行成本,提高了通信效率。,下面是一种低噪声放大器、射频前端电路、装置、设备专利的具体信息内容。

1.一种低噪声放大器,其特征在于包括:
信号放大模,其采用锗化异质结三极管电路放大接入的射频信号,并将放大后的射频信号输出,所述信号放大模块的一端接外部电源,所述信号放大模块的另一端接地;和电流镜模块,其采用CMOS电路向所述信号放大模块提供电流,所述电流镜模块的一端接所述外部电源,所述电流镜模块的另一端接地。
2.如权利要求1所述的低噪声放大器,其特征在于所述电流镜模块包括:
第一电阻、第一电容器、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二PMOS,其中,
所述第一电阻的一端、所述第一电容器的一端、所述第一PMOS管的源极及所述第二PMOS管的源极均接所述外部电源;
所述第一电阻的另一端连接所述第三NMOS管的漏极、所述第一电容器的另一端和所述第三NMOS管的栅极,所述第三NMOS管的源极连接所述第一NMOS管的漏极、所述第一NMOS管的栅极及所述第二NMOS管的栅极,所述第一NMOS管的源极接地;以及
所述第一PMOS管的漏极连接所述第一PMOS管的栅极、所述第二NMOS管的漏极及所述第二PMOS管的栅极,所述第二NMOS管的源极接地。
3.如权利要求2所述的低噪声放大器,其特征在于当所述第二PMOS管的长宽比受到调节而变化时,所述第二PMOS管的漏极输出电流的大小相应变化。
4.如权利要求1所述的低噪声放大器,其特征在于所述信号放大模块包括:
第二电容器、第三电容器、第四电容器、第一电感、第二电感、第三电感、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管和第七三极管,其中,
所述第二电阻的一端、所述第五三极管的集电极及所述第七三极管的集电极均接所述外部电源;
所述第二电阻的另一端连接所述第二三极管的集电极,所述第二三极管的发射极连接所述第二PMOS管的漏极和所述第一三极管的集电极,所述第一三极管的发射极和所述第二电感串联并接地;
所述第五三极管的集电极连接所述第五三极管的基极,所述第五三极管的发射极连接所述第四三极管的基极、所述第四三极管的集电极和所述第二三极管的基极,所述第四三极管的发射极连接所述第三三极管的集电极、所述第三三极管的基极和所述第六三极管的基极,所述第三三极管的发射极接地;
所述第七三极管的发射极连接所述第四电容器和所述第六三极管的集电极,所述第六三极管的发射极接地;
所述第四电容器的另一端与所述第三电感串联并连接射频信号输出口;
射频信号的输入口与所述第二电容器、所述第一电感串联并连接所述第一三极管的基极;以及
所述第七三极管的基极连接所述第三电阻,所述第三电阻、所述第三电容器、所述第四电阻串联并连接偏置电压
5.如权利要求4所述的低噪声放大器,其特征在于所述第一电感和所述第三电感设置在芯片的外围电路中。
6.如权利要求4所述的低噪声放大器,其特征在于所述第二电感为封装寄生电感。
7.一种射频前端电路,其特征在于包括1至6任一项所述低噪声放大器。
8.一种芯片,其特征在于包含如权利要求7所述射频前端电路。
9.一种无线通信设备,其特征在于包含如权利要求8所述芯片。

说明书全文

一种低噪声放大器、射频前端电路、装置、设备

技术领域

[0001] 本发明电子与通信技术领域,特别是一种低噪声放大器、射频前端电路、装置、设备。

背景技术

[0002] 现有用于BLE的低噪声放大器基本上都是CMOS工艺制程,如图1所示的常见2.4GHz CMOS低噪声放大器。
[0003] 传统低噪声放大器,由于CMOS工艺的原因导致随机噪声高(尤其是2.4GHz或者更高频率),在制造过程中一致性较差,在用来做低噪声放大器时,噪声系数很难做到低于1.5分贝,并且由于随着工艺制程从0.18um到28nm下降,沟道长度越来越低,导致增益也越来越低,信号放大的效果差。
[0004] 要想获得比较大的增益必须增加电流,从而使得器件尺寸增加,器件尺寸增加导致的寄生电容效应又让在2.4GHz这样的高频特性恶化。
[0005] 传统CMOS低噪声还有失配(mismatch)问题,不同芯片之前的性能差异由于工艺原因比较大,虽然可以通过电路设计来改善,但是会大大增加电路复杂度,同时也会让噪声特性恶化。

发明内容

[0006] 本发明主要解决的技术问题是提供一种低噪声放大器、射频前端电路、装置、设备,减小低噪声放大器的噪声系数,减小芯片的占用面积。
[0007] 为了实现上述目的,本发明采用的第一个技术方案是:提供一种低噪声放大器,其特征在于包括:
[0008] 信号放大模,其采用锗化异质结三极管电路放大接入的射频信号,并将放大后的射频信号输出,所述信号放大模块的一端接外部电源,所述信号放大模块的另一端接地;和
[0009] 电流镜模块,其采用CMOS电路向所述信号放大模块提供电流,所述电流镜模块的一端接所述外部电源,所述电流镜模块的另一端接地。
[0010] 优选的,所述电流镜模块包括:
[0011] 第一电阻、第一电容器、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二PMOS,其中,
[0012] 所述第一电阻的一端、所述第一电容器的一端、所述第一PMOS管的源极及所述第二PMOS管的源极均接所述外部电源;
[0013] 所述第一电阻的另一端连接所述第三NMOS管的漏极、所述第一电容器的另一端和所述第三NMOS管的栅极,所述第三NMOS管的源极连接所述第一NMOS管的漏极、所述第一NMOS管的栅极及所述第二NMOS管的栅极,所述第一NMOS管的源极接地;以及
[0014] 所述第一PMOS管的漏极连接所述第一PMOS管的栅极、所述第二NMOS管的漏极及所述第二PMOS管的栅极,所述第二NMOS管的源极接地。
[0015] 优选的,当所述第二PMOS管的长宽比受到调节而变化时,所述第二PMOS管的漏极输出电流的大小相应变化。
[0016] 优选的,所述信号放大模块包括:
[0017] 第二电容器、第三电容器、第四电容器、第一电感、第二电感、第三电感、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管和第七三极管,其中,
[0018] 所述第二电阻的一端、所述第五三极管的集电极及所述第七三极管的集电极均接所述外部电源;
[0019] 所述第二电阻的另一端连接所述第二三极管的集电极,所述第二三极管的发射极连接所述第二PMOS管的漏极和所述第一三极管的集电极,所述第一三极管的发射极和所述第二电感串联并接地;
[0020] 所述第五三极管的集电极连接所述第五三极管的基极,所述第五三极管的发射极连接所述第四三极管的基极、所述第四三极管的集电极和所述第二三极管的基极,所述第四三极管的发射极连接所述第三三极管的集电极、所述第三三极管的基极和所述第六三极管的基极,所述第三三极管的发射极接地;
[0021] 所述第七三极管的发射极连接所述第四电容器和所述第六三极管的集电极,所述第六三极管的发射极接地;
[0022] 所述第四电容器的另一端与所述第三电感串联并连接射频信号输出口;
[0023] 射频信号的输入口与所述第二电容器、所述第一电感串联并连接所述第一三极管的基极;以及
[0024] 所述第七三极管的基极连接所述第三电阻,所述第三电阻、所述第三电容器、所述第四电阻串联并连接偏置电压
[0025] 优选的,所述第一电感和所述第三电感设计在芯片的外围电路中。
[0026] 优选的,所述第二电感为封装寄生电感。
[0027] 为了实现上述目的,本发明采用的第二个技术方案是:提供一种射频前端电路,包含技术方案一中的低噪声放大器。
[0028] 为了实现上述目的,本发明采用的第三个技术方案是:提供一种芯片,包含技术方案二中的射频前端电路。
[0029] 为了实现上述目的,本发明采用的第四个技术方案是:提供一种无线通信设备,包含技术方案三中的芯片。
[0030] 本发明的有益效果是:本发明将CMOS工艺和锗化硅(SiGe)异质结(HBT)三极管工艺结合设计了一种低噪声放大器,减少了低噪声放大器的噪声系数,节省了芯片面积。附图说明
[0031] 图1是一种常规2.4GHz CMOS低噪声放大器示意图;
[0032] 图2是本发明一种低噪声放大器示意图;
[0033] 附图中各部件的标记如下:1-第一电阻、2-第三NMOS管、3-第一N MOS管、4-第一电容器、5-第一PMOS管、6-第二NMOS管、7-第二PMOS管、8-第二电容器、9-第一电感、10-第四电阻、11-第三电容器、12-第二电阻、13-第三电阻、14-第二三极管、15-第一三极管、16-第二电感、17-第五三极管、18-第四三极管、19-第三三极管、20-第七三极管、21-第六三极管、22-第四电容器、23-第三电感。

具体实施方式

[0034] 下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
[0035] 需要说明的是,本申请权利要求书和说明书中的术语“第一”、“第二”、“第三”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
[0036] 本发明的设计采用了SiGe BiCMOS工艺,结合了CMOS工艺和锗化硅(SiGe)异质结(HBT)三极管工艺中的的BiCMOS工艺,既利用了SiGe工艺高增益和低噪声的特性,又结合了CMOS工艺控制灵活的特性。本发明采用SiGe HBT作为低噪声放大器核心部分,可以极大减小低噪声放大器的噪声系数,采用CMOS电路作为电流抽取部分,又可以进一步减小噪声系数。
[0037] 图2所示的是一种低噪声放大器。该低噪声放大器主要组成包括:第一电阻1、第三NMOS管2、第一N MOS管3、第一电容器4、第一PMOS管5、第二NMOS管6、第二PMOS管7、第二电容器8、第一电感9、第四电阻10、第三电容器11、第二电阻12、第三电阻13、第二三极管14、第一三极管15、第二电感16、第五三极管17、第四三极管18、第三三极管19、第七三极管20、第六三极管21、第四电容器22及第三电感23。此放大器由采用CMOS电路的电流镜模块和采用锗化硅异质结三极管电路的信号放大模块构成。
[0038] 本发明中的电流镜模块主要用于向信号放大模块提供电流,其接外部电源和地线。此模块主要由第一电阻1、第三NMOS管2、第一NMOS管3、第一电容器4、第一PMOS管5、第二NMOS管6及第二PMOS管7组成。
[0039] 外部电源接第一电阻1的一端、第一电容器4的一端、第一PMOS管5的源极及第二PMOS管6的源极。
[0040] 第一电阻1的另一端连接第三NMOS管2的漏极、第一电容器4的另一端和第三NMOS管2的栅极。第三NMOS管2的源极连接第一NMOS管3的漏极、第一NMOS管3的栅极及第二NMOS管6的栅极。第一NMOS管3的源极接地。
[0041] 第一PMOS管5的漏极连接第一PMOS管5的栅极、第二NMOS管6的漏极及第二PMOS管7的栅极。第二NMOS管6的源极连接地线。第二PMOS管7的漏极与此低噪声放大器中的信号放大模块电连接。
[0042] 电流镜模块中的各部分组成了电流注入网络,通过第二PMOS管7向信号放大模块中的第一三极管15注入电流,可以提高增益和降低噪声系数。其中的第二PMOS管7中的管子的宽长比可以调节,进而调节输出电流的大小。
[0043] 本发明中的信号放大模块主要用于将输入的射频信号进行放大并将放大后的射频信号输出。其接外部电源和地线。此模块主要由第二电容器8、第一电感9、第四电阻10、第三电容器11、第二电阻12、第三电阻13、第二三极管14、第一三极管15、第二电感16、第五三极管17、第四三极管18、第三三极管19、第七三极管20、第六三极管21、第四电容器22及第三电感23组成。
[0044] 外部电源接第二电阻12的一端、第五三极管17的集电极及第七三极管20的集电极。
[0045] 第二电阻12的另一端连接第二三极管14的集电极。第二三极管14的发射极连接第二PMOS管7的漏极和第一三极管15的集电极。第一三极管15的发射极和第二电感16串联并接地。
[0046] 第五三极管17的集电极连接第五三极管17的基极。第五三极管17的发射极连接第四三极管18的基极、第四三极管18的集电极和第二三极管14的基极。第四三极管18的发射极连接第三三极管19的集电极、第三三极管19的基极和第六三极管21的基极。第三三极管19的发射极接地。
[0047] 第七三极管20的发射极连接第四电容器22和第六三极管21的集电极。第六三极管21的发射极接地。
[0048] 第四电容器22的另一端与第三电感23串联并连接射频信号输出口;
[0049] 射频信号的输入口与第二电容器8、第一电感9串联并连接第一三极管15的基极。
[0050] 第七三极管20的基极连接第三电阻13,第三电阻13、第三电容器11及第四电阻10串联并连接偏置电压。
[0051] 上述信号放大模块中的第一三极管15和第二三极管14是本发明中的主放大极,实现了输入射频信号的低噪声放大。放大后的信号通过第二三极管14的集电极输出到第七三极管20的基极,再通过第七三极管20的发射极输出。由于第二PMOS管7向第一三极管15注入电流的大小可以调节,从而可以得到不同增益和噪声的输出信号
[0052] 此信号放大模块中的第二电容器8和第一电感9构成射频信号的输入匹配电路。第四电容器22和第三电感23构成放大后射频信号的输出匹配电路。第五三极管17、第四三极管18及第三三极管19分别为第七三极管20、第二三极管14及第六三极管21提供偏置电压。第三电容器11和第三电阻13构成了信号反馈网络。
[0053] 本发明的低噪声放大器中的第一电感9和第三电感23设置在芯片外部的外部电路中,而第二电感16为封装寄生电感。使得芯片内部无电感,从而可以大幅度减小芯片面积。
[0054] 本发明的低噪声放大器可以在2.4GHz得到低于1分贝的噪声系数和高于28分贝的增益。
[0055] 此种低噪声放大器可用于射频前端电路中,从而应用于低功率蓝牙芯片级系统(BLE SOC)中,也可应用于其它需要低噪声放大器的芯片中,进一步应用于蓝牙产品、无线路由器、手机、移动通信基站等无线通信设备中,可以减小芯片及相关无线通信设备的体积。
[0056] 本发明将CMOS工艺和锗化硅(SiGe)异质结(HBT)三极管工艺结合设计了一种低噪声放大器,减少了低噪声放大器的噪声系数,节省了芯片面积,从而节约了芯片及设备的加工和运行成本,提高了通信效率。
[0057] 以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈