半导体装置的制造方法专利检索-框架软件专利检索查询-专利查询网

半导体装置的制造方法

阅读：497发布：2021-04-11

专利汇可以提供半导体装置的制造方法专利检索，专利查询，专利分析的服务。并且本发明提供一种半导体装置的制造方法，能够将多个不同的部件适当地接合在导电板上。准备在正面设定有第一配置区域、以及位于高度与第一配置区域不同的位置的第二配置区域的导电板。接着，在第一配置区域涂敷第一接合材料，在第二配置区域涂敷与第一接合材料不同的第二接合材料。接着，能够经由第一接合材料将第一部件接合在第一配置区域，并经由第二接合材料将第二部件接合在第二配置区域。在该情况下，在导电板，设定在正面的第一配置区域与第二配置区域的高度不同。因此，通过例如利用孔版印刷来灵活使用掩模，从而能够在第一配置区域和第二配置区域分别涂敷适用于第一部件和第二部件的不同的第一接合材料和第二接合材料。，下面是半导体装置的制造方法专利的具体信息内容。

权利要求

1.一种半导体装置的制造方法，其特征在于，具有：
准备工序，准备在正面设定有第一配置区域和第二配置区域的导电板，所述第二配置区域位于高度与所述第一配置区域不同的位置；
涂敷工序，在所述第一配置区域涂敷第一接合材料，并在所述第二配置区域涂敷与所述第一接合材料不同的第二接合材料；以及
接合工序，将第一部件经由所述第一接合材料接合在所述第一配置区域，并将第二部件经由所述第二接合材料接合在所述第二配置区域。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述涂敷工序具有如下工序：
利用形成有第一开口的第一掩模，经由所述第一开口涂敷所述第一接合材料或所述第二接合材料的工序，所述第一开口对应于所述第一配置区域和所述第二配置区域中位置低的区域；以及
利用形成有第二开口的第二掩模，经由所述第二开口涂敷所述第一接合材料或所述第二接合材料的工序，所述第二开口对应于所述第一配置区域和所述第二配置区域中位置高的区域。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第一接合材料和所述第二接合材料是焊料，
所述第二接合材料的液相线温度、助熔剂材料的成分以及助熔剂材料的量中的至少一种与所述第一接合材料不同。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述第一部件是半导体芯片，所述第二部件是布线部件，
所述第二接合材料的助熔剂材料的量比所述第一接合材料的助熔剂材料的量少。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述第二接合材料的液相线温度与所述第一接合材料的液相线温度大致相等。
6.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述第一部件是半导体芯片，所述第二部件是布线部件，
所述第二接合材料的液相线温度比所述第一接合材料的液相线温度高。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述第二接合材料的助熔剂材料的量与所述第一接合材料的助熔剂材料的量大致相等。
8.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述布线部件是在内部形成有中空孔的筒状的接触部件、连接销、或者引线框架。
9.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述第一部件是半导体芯片，所述第二部件是金属块，
所述第二接合材料的液相线温度比所述第一接合材料的液相线温度低。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，
所述第二接合材料的助熔剂材料的量与所述第一接合材料的助熔剂材料的量大致相等。
11.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述第一部件是半导体芯片，所述第二部件是电子部件，
所述第二接合材料的助熔剂材料的量比所述第一接合材料的助熔剂材料的量少。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述第二接合材料的液相线温度比所述第一接合材料的液相线温度低。

说明书全文

半导体装置的制造方法

技术领域

[0001] 本发明涉及一种半导体装置的制造方法。

背景技术

[0002] 半导体装置包括例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、以及功率MOSFET(Metal Oxide Semiconductor Field Effect Trans istor：金属氧化物半导体场效应管)等的半导体元件。这样的半导体装置例如被用作电力转换装置。

[0003] 半导体装置具备包括上述半导体元件的半导体芯片。这样的半导体芯片配置在电路图案等导电板上。在制造这样的半导体装置时，通过丝网印刷或金属掩模印刷等的孔版印刷在导电板上的半导体芯片的配置区域进行焊料的涂敷。在孔版印刷中，能够将对应于各配置区域而形成有开口的掩模配置在导电板上，并利用刮板将膏状的焊料涂敷于各开口。因此，利用孔版印刷的焊料的涂敷方法的生产性高，并能够抑制成本方面。

[0004] 另外，半导体装置在导电板上不仅配置有半导体芯片，根据其样式而与半导体芯片一起还配置有外部连接端子、以及电子部件等部件。由此，半导体装置能够实现所希望的功能，还能够使便利性提高。

[0005] 现有技术文献

[0006] 专利文献

[0007] 专利文献1：国际公开第2014/148319号

[0008] 专利文献2：日本特开2017-038019号公报

发明内容

[0009] 技术问题

[0010] 在孔版印刷中仅能够涂敷一种焊料。因此，对于在导电板上配置有多个不同的部件的半导体装置来说，也仅能够在该导电板的各部件的配置区域涂敷共同的焊料。然而，在该情况下，在分别配置在导电板上的各配置区域的不同的部件中，既存在适当地与导电板接合的部件，也存在没有适当地接合而引起接合不良的部件。

[0011] 本发明是鉴于这方面而做出的，其目的在于，提供一种能够将多个不同的部件适当地接合在导电板上的半导体装置的制造方法。

[0012] 技术方案

[0013] 根据本发明的一个观点，提供如下半导体装置的制造方法，具有：准备工序，准备在正面设定有第一配置区域、以及位于高度与所述第一配置区域不同的位置的第二配置区域的导电板；涂敷工序，在所述第一配置区域涂敷第一接合材料、以及在所述第二配置区域涂敷与所述第一接合材料不同的第二接合材料；接合工序，将第一部件经由所述第一接合材料接合在所述第一配置区域，将第二部件经由所述第二接合材料接合在所述第二配置区域。

[0014] 技术效果

[0015] 根据公开的技术，能够将多个不同的部件适当地接合在导电板上，并能够抑制半导体装置的可靠性的降低。附图说明

[0016] 图1是用于说明第一实施方式的半导体装置的制造方法的图。

[0017] 图2是用于说明第一实施方式的半导体装置的制造方法的涂敷工序的图。

[0018] 图3是第二实施方式的半导体装置的主要部分剖视图。

[0019] 图4是示出第二实施方式的半导体装置的接触部件的图。

[0020] 图5是用于说明第二实施方式的半导体装置的制造方法的图。

[0021] 图6是第三实施方式的半导体装置的主要部分剖视图。

[0022] 图7是第四实施方式的半导体装置的主要部分剖视图。

[0023] 图8是用于说明第四实施方式的半导体装置的制造方法的图。

[0024] 图9是第五实施方式的半导体装置的主要部分剖视图。

[0025] 图10是用于说明第五实施方式的半导体装置的制造方法的图(其1)。

[0026] 图11是用于说明第五实施方式的半导体装置的制造方法的图(其2)。

[0027] 符号说明

[0028] 1 导电板

[0029] 1a 第一配置区域

[0030] 1b 第二配置区域

[0031] 2a 第一接合材料

[0032] 2b 第二接合材料

[0033] 3a 第一部件

[0034] 3b 第二部件

[0035] 4、51 第一掩模

[0036] 4a 第一开口

[0037] 5、52 第二掩模

[0038] 5a 第二开口

[0039] 10、10a、10b、10c 半导体装置

[0040] 11 陶瓷电路基板

[0041] 12 绝缘板

[0042] 13 金属板

[0043] 14a、14b、14c、14d、14e 电路图案

[0044] 14a1 芯片配置区域

[0045] 14a2 布线配置区域

[0046] 14a4 凹陷部

[0047] 14b1 部件配置区域

[0048] 14c1 阶梯

[0049] 15a、15b、15c、15d 焊料

[0050] 16 半导体芯片

[0051] 17 接触部件

[0052] 17a 主体部

[0053] 17b 中空孔

[0054] 17b1、17b2 开口端部

[0055] 18 金属块

[0056] 19 电子部件

[0057] 21 散热板

[0058] 22 引线框架

[0059] 22a、22b 连接部

[0060] 23 壳体

[0061] 24 外部连接端子

[0062] 24a 内部连接部

[0063] 24b 外部连接部

[0064] 51a、55a 布线开口

[0065] 52a、54a、57a 芯片开口

[0066] 53 第三掩模

[0067] 53a、56a 部件开口

[0068] 54 第四掩模

[0069] 54b、57b 脚部

[0070] 55 第五掩模

[0071] 56 第六掩模

[0072] 57 第七掩模

具体实施方式

[0073] 以下，参照附图，对实施方式进行说明。

[0074] [第一实施方式]

[0075] 利用图1和图2对第一实施方式的半导体装置的制造方法进行说明。图1是用于说明第一实施方式的半导体装置的制造方法的图。应予说明，图1A～图1C分别表示半导体装置的制造方法所包含的准备工序、涂敷工序、以及接合工序。图2是用于说明第一实施方式的半导体装置的制造方法的涂敷工序的图。图1和图2是在侧面剖视下表示半导体装置的制造工序中的主要部分的图。

[0076] 首先，准备导电板1。导电板1由导电性的材质构成，为板状。导电板1能够用作例如形成在陶瓷等的绝缘板上的电路图案、金属基板的电路图案、以及引线框架等。如图1A所示，这样的导电板1在正面分别设定有第一配置区域1a、以及位于高度与第一配置区域1a的不同的位置的第二配置区域1b。高度不同的区域能够利用蚀刻法或冲压加工等而形成。

[0077] 接下来，如图1B所示，在第一配置区域1a涂敷第一接合材料2a，在第二配置区域1b涂敷与第一接合材料2a不同的第二接合材料2b。作为此时的涂敷方法，能够使用金属掩模印刷或丝网印刷等的孔版印刷。另外，第一接合材料2a和第二接合材料2b能够使用膏状的焊料或粘合剂。另外，第二接合材料2b可以使用液相线温度、助熔剂材料的成分以及助熔剂材料的量中的至少一种与第一接合材料2a液相线不同的焊料。涂敷工序例如能够如下所示地进行。如图2的(A)所示，首先，利用具有与设定在低位置的第二配置区域1b相对应的第一开口4a的第一掩模4，将第二接合材料2b涂敷在第二配置区域1b。接着，如图2的(B)所示，在撤去第一掩模4后，利用具有与设定在高位置的第一配置区域1a相对应的第二开口5a的第二掩模5，将第一接合材料2a涂敷在第一配置区域1a。如此，涂敷于第一配置区域1a和第二配置区域1b的第一接合材料2a和第二接合材料2b选择适用于后述的第一部件3a和第二部件3b的不同的材质。另外，通过改变第一掩模4与第二掩模5的厚度，从而也能够将不同厚度的接合材料分别涂敷在第一配置区域1a和第二配置区域1b。通过这样操作，涂敷于第一配置区域1a和第二配置区域1b的第一接合材料2a和第二接合材料2b能够设定为适用于第一部件3a和第二部件3b的不同厚度。

[0078] 然后，在第一配置区域1a经由第一接合材料2a与第一部件3a接合，在第二配置区域1b经由第二接合材料2b与第二部件3b接合。作为此时的接合，能够使用加热程序。例如，首先，利用夹具等，在第一配置区域1a经由第一接合材料2a配置第一部件3a，在第二配置区域1b经由第二接合材料2b配置第二部件3b。接着，在利用夹具固定了第一部件3a和第二部件3b的位置的状态下进行加热。通过这样操作，第一接合材料2a和第二接合材料2b硬化，能够接合第一部件3a和第二部件3b。此时，因为第一接合材料2a和第二接合材料2b选择了适用于第一部件3a和第二部件3b的接合的材质，所以能够将第一部件3a和第二部件3b适当地接合在第一配置区域1a和第二配置区域1b。

[0079] 在这样的上述半导体装置的制造方法中，首先，准备在正面设定有第一配置区域1a、以及位于高度与第一配置区域1a不同的位置的第二配置区域1b的导电板1。接下来，在第一配置区域1a涂敷第一接合材料2a，在第二配置区域1b涂敷与第一接合材料2a不同的第二接合材料2b。然后，能够将第一部件3a经由第一接合材料2a接合在第一配置区域1a，并能够将第二部件3b经由第二接合材料2b接合在第二配置区域1b。在该情况下，在导电板1，设定在正面的第一配置区域1a和第二配置区域1b的高度不同。因此，例如，通过利用孔版印刷来灵活使用掩模，从而能够在第一配置区域1a和第二配置区域1b分别涂敷适用于第一部件
3a和第二部件3b的不同的第一接合材料2a和第二接合材料2b。因此，能够将第一部件3a和第二部件3b可靠地接合在导电板1的第一配置区域1a和第二配置区域1b，并能够抑制半导体装置的稳定性的降低。

[0080] 在第一实施方式中，对在导电板1的正面的高位置设置有第一配置区域1a，并且在低位置设置有第二配置区域1b的情况进行了说明。因此，在图1B(以及图2)所示的涂敷工序中，首先，在设定在低位置的第二配置区域1b进行了涂敷，接着，在设定在比第二配置区域1b更高的位置的第一配置区域1a进行了涂敷。然而，不限于该情况。例如，在低位置设定有第一配置区域1a，并且在高位置设定有第二配置区域1b的情况下，能够首先在第一配置区域1a进行涂敷，接着在第二配置区域1b进行涂敷。即，优选首先在设定于低位置的配置区域进行涂敷，接着在设定于高位置的配置区域进行涂敷。另外，优选在设定于低位置的配置区域涂敷的接合材料的高度比在设定于高位置的配置区域的高度低。即，优选在设定于低位置的配置区域涂敷的接合材料的厚度比高位置与低位置的高度差小。通过这样的操作，能够在不接触到先涂敷的接合材料的情况下进行接下来的涂敷。

[0081] 应予说明，在第一实施方式中，对在导电板1的正面设置第一配置区域1a与第二配置区域1b这两个配置区域的情况进行了说明。但不限于该情况，在导电板1的正面上设定高度各不相同的三个以上的配置区域，通过灵活使用适用于各配置区域的掩模，从而也能够涂敷各不相同的接合材料。

[0082] [第二实施方式]

[0083] 在第二实施方式中，利用图3和图4对第一实施方式的半导体装置进行更具体的说明。图3是第二实施方式的半导体装置的主要部分剖视图。应予说明，图3所示的半导体装置10放大表示半导体装置10所包含的陶瓷电路基板11的截面的端部。另外，图4是示出第二实施方式的半导体装置的接触部件的图。应予说明，图4的(A)表示接触部件17的俯视图，图4的(B)表示图4的(A)的单点划线X-X处的剖视图。

[0084] 半导体装置10至少具有陶瓷电路基板11、经由焊料15a接合在陶瓷电路基板11的正面上的半导体芯片16、以及经由焊料15b接合在陶瓷电路基板11的正面上的接触部件17。应予说明，图3所示的半导体装置10的焊料15a、15b处于硬化的状态，是对硬化前的膏状的焊料15a、15b实施了硬化处理而得的焊料。

[0085] 另外，虽然在陶瓷电路基板11的正面上能够根据需要设置多个半导体芯片16和接触部件17，但是在图3中仅图示其中一个半导体芯片16和接触部件17。应予说明，正面表示在图3的半导体装置10配置有半导体芯片16和接触部件17一侧(图3中的上侧)的面。另外，背面表示在半导体装置10配置有半导体芯片16和接触部件17一侧的相反侧(图3中的下侧)的面。

[0086] 陶瓷电路基板11具有绝缘板12、形成在绝缘板12的背面的金属板13、以及形成在绝缘板12的正面的电路图案14a。应予说明，电路图案14a是形成在绝缘板12的多个电路图案中的一个。绝缘板12由导热性优良的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。金属板13由导热性优良的铝、铁、银、铜、或者至少包含其中一种的合金等金属构成。电路图案14a由导电性优良的铜或者铜合金等金属构成。另外，金属板13和电路图案14a为了提高耐腐蚀性，例如可以通过电镀处理等而将镍和/或金等金属形成在正面。具体而言，除镍和/或金以外，还有镍-磷合金和/或镍-硼合金等。此外，也可以在镍-磷合金上层积金。作为具有这样的构成的陶瓷电路基板11，能够使用例如DCB(Direct Copper Bonding：直接铜键合)基板、以及AMB(Active Metal Brazed：活性金属钎焊)基板。陶瓷电路基板11能够将在半导体芯片16产生的热量经由电路图案14a、绝缘板12以及金属板13而传导到图3中的下侧并进行散热。另外，陶瓷电路基板11经由电路图案14a电连接有接触部件17与半导体芯片16。

[0087] 另外，在电路图案14a的正面分别设定有芯片配置区域14a1和布线配置区域14a2。布线配置区域14a2形成在凹状的凹陷部14a4的底部，位于比芯片配置区域14a1低的位置。
应予说明，电路图案14a的厚度优选是0.10mm以上且5.00mm以下，更优选是0.20mm以上且
2.00mm以下。凹陷部14a4的深度优选是电路图案14a的厚度的0.1倍以上且0.9倍以下，更优选是电路图案14a的厚度的0.1倍以上且0.5倍以下。另外，凹陷部14a4的宽度优选是后述的接触部件17的开口端部17b2的外径的1.05倍以上且1.50倍以下，更优选是接触部件17的开口端部17b2的外径的1.1倍以上且1.25倍以下。若在这样的直径的布线配置区域14a2(凹陷部14a4)的中央部配置接触部件17，则能够适当地确保从接触部件17的开口端部17b2的外径到凹陷部14a4(的内壁)的距离。

[0088] 半导体芯片16包括例如IGBT、功率MOSFET等开关元件。这样的半导体芯片16例如在背面具备漏极(或集电极)作为主电极，并且在正面具备栅极以及源极(或发射极)作为主电极。另外，半导体芯片16根据需要包含SBD(Schottky Barrier Diode：肖特基二极管)、FWD(Free Wheeling Diode：续流二极管)等二极管。这样的半导体芯片16在背面具备阴极作为主电极，并且在正面具备阳极作为主电极。上述半导体芯片16的背面侧通过焊料15a接合在电路图案14a的芯片配置区域14a1上。

[0089] 如图4所示，接触部件17具有在内部形成有贯通开口端部17b1、17b2之间的中空孔17b的筒状的主体部17a。在图3中，一侧的开口端部17b2侧通过焊料15b接合在电路图案14a的凹陷部14a4。另外，在与接合在电路图案14a的开口端部17b2对向的开口端部17b1侧压入有省略图示的销状的外部连接端子。应予说明，外部连接端子由导电性优良的铝、铁、银、铜、或者至少包含其中一种的合金构成。外部连接端子是棒状，其截面例如形成正方形。外部连接端子被压入接触部件17的中空孔17b，并且经由接触部件17与电路图案14a电连接。

[0090] 这样的接触部件17也还由导电性优良的铝、铁、银、铜、或者至少包含其中一种的合金构成。另外，为了提高耐腐蚀性，例如可以通过电镀处理等将镍和/或金等金属形成在接触部件17的正面(主体部17a的表面及中空孔17b的表面)。具体而言，除镍和/或金以外，还有镍-磷合金和/或镍-硼合金等。此外，也可以在镍-磷合金上层积金。另外，在接触部件17，中空孔17b的开口端部17b1、17b2的内径优选是0.20mm以上且2.00mm以下，更优选是
0.50mm以上且1.50mm以下。接触部件17的开口端部17b1、17b2的外径优选是1.00mm以上且
2.50mm以下，更优选是1.50mm以上且2.00mm以下。另外，接触部件17可以在开口端部17b1、
17b2中的任一者或两者有檐状的凸缘。

[0091] 如上所述，焊料15a配置在半导体芯片16与电路图案14a的芯片配置区域14a1之间。膏状的焊料15a通过硬化，从而接合半导体芯片16与电路图案14a的芯片配置区域14a1。此时，硬化的焊料15a使来自半导体芯片16的热量传导到电路图案14a。因此，若硬化的焊料
15a含有很多空隙，则导热性降低。因此，选择硬化后的焊料15a不含大量的空隙的材质的膏状的焊料15a。因此，膏状的焊料15a优选是含有大量的助熔剂材料并润湿性高且熔点(液相线温度)低的焊料。这样的焊料15a使用液相线温度为200℃以上且低于225℃的中温焊料、或者中高温焊料。例如，优选的是液相线温度为219℃的锡(Sn)-银(Ag)-铜(Cu)系、Sn-Ag-Cu-镍(Ni)-锗(Ge)系等中高温焊料。作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等溶剂等。此外，可以适当地包含丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。该情况下的助熔剂材料的量优选是重量的
10％以上且重量的15％以下。另外，作为其他的焊料15a，优选是例如液相线温度为206℃的Sn-铟(In)-Ag-铋(Bi)系等中温焊料，并使用有与上述同样的助熔剂材料，该情况下的助熔剂材料的量优选是重量的10％以上且重量的15％以下。

[0092] 如上所述，焊料15b配置在接触部件17与电路图案14a的布线配置区域14a2之间。膏状的焊料15b通过硬化，从而接合接触部件17与电路图案14a的布线配置区域14a2。此时，有可能导致膏状的焊料15b从接触部件17的中空孔17b中涌上来。若焊料15b从接触部件17的中空孔17b中涌上来，则导致布线配置区域14a2的焊料15b的量减少，并导致接触部件17不能够适当地接合在电路图案14a的布线配置区域14a2。而且，不能够将外部连接端子压入接触部件17，另外，在压入时负荷施加在接触部件17而有可能导致接触部件17弯曲。因此，膏状的焊料15b优选是不含有大量的助熔剂材料，润湿性低，并且熔点(液相线温度)高的焊料，以使得膏状的焊料15b不从接触部件17的中空孔17b中涌上来。

[0093] 与膏状的焊料15a相比，膏状的焊料15b优选助熔剂材料的量少。例如，在焊料15a与焊料15b是液相线温度大致相等的上述中高温焊料的情况下，膏状的焊料15b的助熔剂材料的量比膏状的焊料15a的助熔剂材料的量少。该情况下的助熔剂材料的重量比率优选比膏状的焊料15a的助熔剂材料的重量比率少。在此基础上，优选是重量的8％以上，重量的12％以下。

[0094] 另外，与焊料15a相比，焊料15b优选液相线温度高。例如，在膏状的焊料15a与膏状的焊料15b的助熔剂材料的量大致相等的情况下，焊料15b的液相线温度比焊料15a的液相线温度高。在焊料15a是液相线温度为206℃的Sn-In-Ag-Bi系等中温焊料的情况下，焊料15b能够使用具有比焊料15a高的液相线温度的、液相线温度为219℃的Sn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等中高温焊料。

[0095] 接下来，利用图5对膏状的焊料15a、15b向这样的半导体装置10的陶瓷电路基板11的涂敷方法进行说明。图5是用于说明第二实施方式的半导体装置的制造方法的图。应予说明，图5的(A)、图5的(B)分别表示通过金属掩模印刷对电路图案14a的布线配置区域14a2和芯片配置区域14a1依次涂敷焊料15b、15a的情况。

[0096] 首先，准备陶瓷电路基板11。如上所述，陶瓷电路基板11的电路图案14a分别设定有芯片配置区域14a1、以及位于比芯片配置区域14a1更低的位置的凹陷部14a4底部的布线配置区域14a2。

[0097] 接下来，如图5的(A)所示，在陶瓷电路基板11的电路图案14a上配置具有与布线配置区域14a2相对应的布线开口51a的第一掩模51。由此，除布线配置区域14a2以外的电路图案14a的正面被第一掩模51覆盖。在该状态下，在第一掩模51上使刮板(省略图示)滑动而将膏状的焊料15b从布线开口51a涂敷到凹陷部14a4的布线配置区域14a2。若撤除第一掩模51，则能够仅在电路图案14a的布线配置区域14a2涂敷焊料15b。

[0098] 接下来，如图5的(B)所示，在陶瓷电路基板11的电路图案14a上配置具有与芯片配置区域14a1相对应的芯片开口52a的第二掩模52。由此，除芯片配置区域14a1以外的电路图案14a的正面被第二掩模52覆盖。在该状态下，在第二掩模52上使刮板(省略图示)滑动而将膏状的焊料15a从芯片开口52a涂敷到芯片配置区域14a1。若撤除第二掩模52，则能够仅在电路图案14a的芯片配置区域14a1涂敷焊料15a。应予说明，第一掩模51和第二掩模52由例如金属、树脂等构成，厚度为0.1mm以上且0.5mm以下。

[0099] 然后，利用夹具等，在陶瓷电路基板11的电路图案14a的芯片配置区域14a1以及布线配置区域14a2上经由焊料15a、15b配置半导体芯片16和接触部件17。若在该状态下利用反射炉等进行焊料硬化处理，则获得在陶瓷电路基板11的电路图案14a的芯片配置区域14a1和布线配置区域14a2上经由硬化后的焊料15a、15b而接合有半导体芯片16和接触部件
17的半导体装置10(图3)。

[0100] 如此，在上述半导体装置10的制造方法中，准备具备电路图案14a的陶瓷电路基板11，该电路图案14a在正面分别设定有芯片配置区域14a1、以及在比芯片配置区域14a1低的位置的凹陷部14a4的布线配置区域14a2。其次，利用金属掩模印刷在布线配置区域14a2涂敷膏状的焊料15b，并在芯片配置区域14a1涂敷膏状的焊料15a。然后能够经由膏状的焊料
15a将半导体芯片16接合在芯片配置区域14a1，并能够经由膏状的焊料15b将接触部件17接合在布线配置区域14a2。在该情况下，电路图案14a在正面的高度不同的位置设定有芯片配置区域14a1与布线配置区域14a2。因此，利用金属掩模印刷按照区域而灵活使用第一掩模
51、第二掩模52，从而能够在芯片配置区域14a1和布线配置区域14a2分别涂敷适用于半导体芯片16和接触部件17的不同的焊料15a、15b。由此，抑制半导体芯片16的下部的焊料15a产生空隙，并抑制焊料15b相对于接触部件17上涌。因此，能够将半导体芯片16和接触部件
17可靠地接合在电路图案14a的芯片配置区域14a1和布线配置区域14a2，并能够抑制半导体装置10的稳定性的降低。

[0101] 应予说明，在第二实施方式中，举例说明了在膏状的焊料15a、15b中使用不同的熔点(液相线温度)或不同的助熔剂量的情况。但不限于该例，膏状的焊料15a、15b也可以使用不同助熔剂成分的焊料。

[0102] 另外，在第二实施方式中，举例说明了与半导体芯片16一起配置接触部件17的情况。但不限于接触部件17，也可以使用例如由引线框架、连接销等导电性的材质构成的布线材料。

[0103] [第三实施方式]

[0104] 在第三实施方式中，利用图6对在第二实施方式中使用金属块作为布线材料的半导体装置进行说明。图6是第三实施方式的半导体装置的主要部分剖视图。应予说明，图6所示的半导体装置10a放大表示半导体装置10a所包含的陶瓷电路基板11附近的截面的端部。另外，半导体装置10a包含的构成对与半导体装置10相同的构成标注相同的符号，并对其详细的说明进行省略或简略。

[0105] 半导体装置10a至少具有陶瓷电路基板11、经由焊料15a接合在陶瓷电路基板11的正面上的半导体芯片16、以及经由焊料15c而接合在陶瓷电路基板11的正面上的金属块18。应予说明，图6所示的半导体装置10a的焊料15a、15c处于硬化的状态，是对硬化前的膏状的焊料15a、15c实施了硬化处理的焊料。而且，半导体装置10a具备：散热板21，其设置在陶瓷电路基板11的背面；引线框架22，其与半导体芯片16和金属块18电连接；壳体23，其包围陶瓷电路基板11等；以及外部连接端子24，其与金属块18电连接。

[0106] 金属块18呈长方体或立方体，并由导电性优良的铝、铁、银、铜、或者至少包含其中一种的合金构成。另外，为了提高耐腐蚀性，例如可以通过电镀处理等而将镍和/或金等金属形成在金属块18的表面。具体而言，除镍和/或金以外，还有镍-磷合金和/或镍-硼合金等。此外，也可以在镍-磷合金上层积金。

[0107] 散热板21由导电性优良的例如铝、铁、银、铜、或者至少包含其中一种的合金构成。另外，为了使耐腐蚀性提高，例如可以通过电镀处理等而将镍等的材料形成在散热板21的正面。具体而言，除镍以外，还有镍-磷合金、镍-硼合金等。

[0108] 应予说明，在该散热板21的背面侧还能够经由焊料或银焊料等安装冷却器(省略图示)来提高散热性。该情况下的冷却器由例如导热性优良的铝、铁、银、铜或者至少包含其中一种的合金等构成。另外，作为冷却器，能够适用散热片、或者由多个散热片构成的散热体以及利用水冷的冷却装置等。另外，散热板21可以与这样的冷却器一体地构成。在该情况下，散热板21由导热性优良的铝、铁、银、铜、或者至少包含其中一种的合金构成。然后，为了使耐腐蚀性提高，例如可以通过电镀处理等而将镍等的材料形成在与冷却器一体化的散热板21的正面。具体而言，除镍以外，还有镍-磷合金、镍-硼合金等。

[0109] 引线框架22也由导电性优良的铝、铁、银、铜、或者至少包含其中一种的合金构成。另外，为了提高耐腐蚀性，例如可以通过电镀处理等而将镍和/或金等金属形成在引线框架
22的表面。具体而言，除镍和/或金以外，还有镍-磷合金和/或镍-硼合金等。此外，也可以在镍-磷合金上层积金。引线框架22的一端侧的连接部22a经由未图示的焊料等而电连接且机械连接在半导体芯片16的主电极。引线框架22的另一端侧的连接部22b利用激光接合等而电连接且机械连接在金属块18的正面。由此，半导体芯片16与金属块18经由引线框架22而电连接。

[0110] 壳体23是例如箱型，并由热可塑性树脂构成。作为这样的树脂，有聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂、或者丙烯腈丁二烯苯乙烯共聚物(ABS)树脂等。另外，壳体23一体成形有由导电材料构成的外部连接端子24。壳体23通过粘接剂而接合在散热板21，利用激光接合等将外部连接端子24的一端侧的内部连接部24a电连接且机械连接在金属块18的正面。由此，外部连接端子24的另一端侧的外部连接部24b与半导体芯片16经由引线框架22、金属块18、以及外部连接端子24而电连接。

[0111] 另外，在半导体装置10a也能够利用密封材料(省略图示)而使壳体23的内部密封。密封材料可以由例如马来酰亚胺变性环氧树脂、马来酰亚胺变性苯酚树脂、马来酰亚胺树脂等热硬化性树脂构成。另外，密封材料可以由硅树脂等硅胶构成。这样的密封材料从形成在壳体23的预定的注入口被注入到壳体23内，并且在散热板21上密封陶瓷电路基板11、半导体芯片16、以及金属块18等。

[0112] 即使在这样的半导体装置10a中，在半导体芯片16与电路图案14a的芯片配置区域14a1之间配置的膏状的焊料15a也优选在硬化时不含有空隙。因此，与第二实施方式相同地，膏状的焊料15a优选是含有大量的助熔剂材料并润湿性高且熔点(液相线温度)低的焊料。这样的焊料15a使用液相线温度为200℃以上且低于225℃的中高温焊料。例如，优选液相线温度为219℃的Sn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等中高温焊料。作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等溶剂等，还使用丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。该情况下的助熔剂材料的量优选是重量的10％以上且重量的15％以下。

[0113] 如上所述，焊料15c配置在金属块18与电路图案14a的布线配置区域14a2之间。其后，膏状的焊料15c通过硬化，从而接合金属块18与电路图案14a的布线配置区域14a2。在引线框架22与外部连接端子24之间被通电时金属块18产生热量。优选使从金属块18产生的热量适当地传导到陶瓷电路基板11的背面侧。因此，若硬化后的焊料15c含有大量的空隙，则导热性降低。因此，选择在硬化后的焊料15c不含有大量的空隙的材质的膏状的焊料15c。因此，与焊料15a相同地，膏状的焊料15c也优选含有大量的助熔剂材料且润湿性高。此外，金属块18与半导体芯片16等其他被接合部件相比热容量大。因此，在焊料硬化工序中，金属块18的接合部与半导体芯片等其他接合部相比，难以进行加热。因此，焊料15c优选熔点(液相线温度)比焊料15a低的焊料。这样的焊料15c使用液相线温度低于200℃的低温焊料或者中低温焊料。例如，优选是液相线温度为139℃的Bi-Sn系等低温焊料，或者是液相线温度为
196℃的Sn-锌(Zn)-Bi系等中低温焊料。作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等溶剂等。此外，可以适当地包含丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。与焊料15a的情况相同地，该情况下的助熔剂材料的量优选是重量的10％以上且重量的15％以下。

[0114] 即使在具有这样的构成的半导体装置10a中，也能够与第二实施方式相同地通过使用第一掩模51和第二掩模52的金属掩模印刷，在电路图案14a的芯片配置区域14a1和布线配置区域14a2分别涂敷焊料15a、15c。

[0115] 由此，抑制半导体芯片16的下部的焊料15a产生空隙，也抑制金属块18的下部的焊料15c产生空隙。因此，能够将半导体芯片16和金属块18可靠地接合在电路图案14a的芯片配置区域14a1和布线配置区域14a2，并能够抑制半导体装置10a的稳定性的降低。

[0116] 应予说明，在第三实施方式中，举例说明了配置金属块18的情况，所述金属块18电连接有引线框架22和外部连接端子24。但不限于这样的金属块18，例如，也可以使用由没有电连接的散热器等构成的金属块18。

[0117] [第四实施方式]

[0118] 在第四实施方式中，利用图7对使用电子部件来代替第二实施方式的布线材料的半导体装置进行说明。图7是第四实施方式的半导体装置的主要部分剖视图。应予说明，图7所示的半导体装置10b放大表示半导体装置10b所包含的陶瓷电路基板11附近的截面的端部。另外，半导体装置10b包含的构成对与半导体装置10、10a相同的构成标注相同的符号，并对其详细的说明进行省略或简略。

[0119] 半导体装置10b至少具有陶瓷电路基板11、经由焊料15a而接合在陶瓷电路基板11的正面上的半导体芯片16、以及经由焊料15d而接合在陶瓷电路基板11的正面上的电子部件19。应予说明，图7所示的半导体装置10b的焊料15a、15d处于硬化的状态，是对硬化前的膏状的焊料15a、15d实施了硬化处理的焊料。

[0120] 在第四实施方式的陶瓷电路基板11的绝缘板12上具备电路图案14b、14c、以及14d。应予说明，电路图案14b、14c隔开预定间隔地形成在绝缘板12的表面。并对电路图案
14c、14d的边界的图示进行了省略。电路图案14c具备阶梯14c1。对于电路图案14c而言，阶梯14c1的图7中的右侧的正面与电路图案14d的正面是同一高度，阶梯14c1的图7中的左侧的正面与电路图案14b的正面是同一高度。另外，在电路图案14b、14c的正面设定有跨越电路图案14b、14c的间隙的部件配置区域14b1。电路图案14d在正面设定有位于比部件配置区域14b1更高的位置的芯片配置区域14a1。

[0121] 电子部件19例如是控制IC(Integrated Circuit：集成电路)、热敏电阻、电容器、以及电阻等。这样的电子部件19经由焊料15d配置在电路图案14b、14c。

[0122] 即使在这样的半导体装置10b中，在半导体芯片16与电路图案14d的芯片配置区域14a1之间配置的焊料15a与第二实施方式相同地，也使用液相线温度为200℃以上且低于
225℃的中高温焊料。例如，优选是液相线温度为219℃的Sn-Ag-Cu系且以及Sn-Ag-Cu-Ni-Ge系等中高温焊料。而且，作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等溶剂等。此外，可以适当地包含丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。该情况下的助熔剂材料的量优选是重量的10％以上且重量的15％以下。

[0123] 如上所述，焊料15d配置在电子部件19与电路图案14b、14c的部件配置区域14b1之间。其后，膏状的焊料15d通过硬化，从而接合电子部件19与电路图案14b、14c的部件配置区域14b1。此时，若利用焊料15d跨越电路图案14b、14c的间隙而连接为桥状，则导致产生短路。另外，部件配置区域14b1各自的接合处与芯片配置区域14a1的接合处相比很微小。因此，容易引起接合不良，需要利用少量的焊料15d可靠地接合。因此，膏状的焊料15d优选助熔剂材料比膏状的焊料15a少，润湿性适度，并且熔点(液相线温度)低的焊料。这样的焊料15d使用液相线温度低于200℃的低温焊料，或者中低温焊料。例如，优选液相线温度为196℃的Sn-Zn-Bi系等中低温焊料，或者液相线温度为139℃的Bi-Sn系等低温焊料。作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等溶剂等，还使用丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。膏状的焊料
15d的助熔剂材料的量比膏状的焊料15a的助熔剂材料的量少。该情况下的助熔剂材料的重量比率优选比焊料15a的助熔剂材料的重量比率少。在此基础上，优选是例如重量的8％以上且重量的12％以下。

[0124] 接下来，利用图8对膏状的焊料15a、15d向这样的半导体装置10b的陶瓷电路基板11的涂敷方法进行说明。图8是用于说明第四实施方式的半导体装置的制造方法的图。应予说明，图8的(A)、(B)分别表示通过金属掩模印刷对电路图案14b、14c、14d的部件配置区域
14b1以及芯片配置区域14a1依次涂敷焊料15d、15a的情况。

[0125] 首先，准备陶瓷电路基板11。如上所述，陶瓷电路基板11的电路图案14b、14c、14d分别设定有部件配置区域14b1和芯片配置区域14a1。部件配置区域14b1设定在比芯片配置区域14a1更低的位置。

[0126] 接下来，如图8的(A)所示，在陶瓷电路基板11的电路图案14b、14c、14d上配置具有与部件配置区域14b1相对应的部件开口53a的第三掩模53。由此，除部件配置区域14b1以外的电路图案14b、14c、14d的正面被第三掩模53覆盖。在该状态下，在第三掩模53上使刮板(省略图示)滑动而将膏状的焊料15d从部件开口53a涂敷到部件配置区域14b1。此时，通过调整第三掩模53的材质、张力以及刮板向掩模面的按压强度，从而能够使第三掩模53向部件配置区域14b1挠曲的同时进行涂敷。若撤除第三掩模53，则能够仅在电路图案14b、14c的部件配置区域14b1涂敷焊料15d。

[0127] 接下来，如图8的(B)所示，在陶瓷电路板11的电路模型14b、14c、14d上配置具有与芯片配置区域14a1相对应的芯片开口54a的第四掩模54。由此，芯片配置区域14a1以外的电路模型14b、14c、14d的表面被第四掩模54覆盖。在该状态下，在第四掩模54上使刮板(省略图示)滑动而将膏状的焊料15a从芯片开口54a涂敷到芯片配置区域14a1。若撤除第四掩模54，则能够仅在电路模型14d的芯片配置区域14a1涂敷焊料15a。通过调整第四掩模54的材质、张力以及向刮板的掩模面的按压强度，从而能够保持与先涂敷的部件配置区域14b1的间隔并进行涂敷。由此，第四掩模54的背面能够不接触到焊料15d，并维持焊料15d。应予说明，第四掩模54可以具备在配置到电路模型14b、14c、14d上时与阶梯14c1相对应的脚部
54b。

[0128] 然后，利用夹具等在陶瓷电路基板11的电路图案14b、14c、14d的芯片配置区域14a1和部件配置区域14b1上经由焊料15a、15d配置半导体芯片16和电子部件19。在该状态下，若利用反射炉等进行焊料硬化处理，则获得在陶瓷电路基板11的电路图案14b、14c、14d的芯片配置区域14a1和部件配置区域14b1上经由硬化后的焊料15a、15d而接合有半导体芯片16和电子部件19的半导体装置10b(图7)。

[0129] 由此，抑制半导体芯片16的下部的焊料15a产生空隙，电子部件19的下部的焊料15d抑制微小接合部处的断路，并抑制因焊料桥而导致产生短路。因此，能够将半导体芯片
16和电子部件19可靠地接合在电路图案14b、14c、14d的芯片配置区域14a1和部件配置区域
14b1，并能够抑制半导体装置10b的可靠性的降低。

[0130] [第五实施方式]

[0131] 在第五实施方式中，利用图9对使半导体芯片、接触部件、以及电子部件配置在陶瓷电路基板11上的半导体装置进行说明。图9是第五实施方式的半导体装置的主要部分剖视图。应予说明，图9所示的半导体装置10c放大表示半导体装置10c所包含的陶瓷电路基板11附近的截面的端部。另外，半导体装置10c包含的构成对与半导体装置10、10a、10b相同的构成标注相同的符号，并对其详细的说明进行省略或简略。

[0132] 半导体装置10c至少具有陶瓷电路基板11、以及经由焊料15a、15b、15d而接合在陶瓷电路基板11的正面上的半导体芯片16、接触部件17、电子部件19。应予说明，图9所示的半导体装置10c的焊料15a、15b、15d处于硬化的状态，是对硬化前的膏状的焊料15a、15b、15d实施了硬化处理的焊料。

[0133] 在第五实施方式的陶瓷电路基板11的绝缘板12上具备电路图案14b、14c、14e。应予说明，电路图案14b、14c隔开预定间隔地形成在绝缘板12的正面。对电路图案14c、14e的边界的图示进行了省略。电路图案14c具备阶梯14c1。对于电路图案14c而言，阶梯14c1的图9中的右侧的正面与电路图案14e的正面是同一高度，阶梯14c1的图9中的左侧的正面与电路图案14b的正面是同一高度。另外，在电路图案14b、14c的正面设定有跨越电路图案14b、
14c的间隙的部件配置区域14b1。电路图案14e在正面设定有位于比部件配置区域14b1更高的位置的芯片配置区域14a1。此外，在电路图案14e的正面形成有凹陷部14a4，并在比芯片配置区域14a1和部件配置区域14b1更低的位置设定有布线配置区域14a2。

[0134] 即使在这样的半导体装置10c中，在半导体芯片16与电路图案14e的芯片配置区域14a1之间配置的焊料15a也使用液相线温度为200℃以上且低于225℃的中高温焊料。例如，优选是液相线温度为219℃的Sn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等中高温焊料(中高温系)。作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等熔剂等。此外，可以适当地包含丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。该情况下的助熔剂材料的量优选是重量的10％以上且重量的15％以下。

[0135] 如上所述，焊料15b配置在接触部件17与电路图案14e的布线配置区域14a2之间。与第二实施方式相同地，该情况下的膏状的焊料15b优选是不产生从接触部件17的中空孔
17b中的涌上的材质。在该情况下，与膏状的焊料15a相比，膏状的焊料15b优选是不含有大量的助熔剂材料，润湿性低，并且熔点(液相线温度)高的焊料。这样的焊料15b使用液相线温度为225℃以上的高温焊料。例如，优选液相线温度为241℃的Sn-锑(Sb)系等高温焊料。
作为助熔剂材料，使用松香酸等松脂还原剂、以及丁基卡必醇等溶剂等。此外，可以适当地包含丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。该情况下的助熔剂材料的重量比率优选比膏状的焊料15a的助熔剂材料的重量比率少。在此基础上，优选是例如重量的8％以上且重量的12％以下。

[0136] 另外，如上所述，焊料15d配置在电子部件19与电路图案14b、14c的部件配置区域14b1之间。与第四实施方式相同地，与膏状的焊料15a相比，膏状的焊料15d优选是助熔剂材料少，润湿度适度，并且熔点(液相线温度)低的焊料。这样的焊料15d使用液相线温度比焊料15a低的中温焊料或中低温焊料。例如，优选是液相线温度为196℃的Sn-Zn-Bi系等中温焊料。作为助熔剂材料，使用松香酸等松脂还原剂、丁基卡必醇等溶剂等。此外，可以适当地含有丙烯酸系与聚醚系的聚合物、甘油三酸酯与脂肪酸酯等触变剂、以及己二酸与富马酸等活性剂等。该情况下的助熔剂材料的重量比率优选比膏状的焊料15a的助熔剂材料的重量比率小。在此基础上，优选例如重量的8％以上且重量的12％以下。

[0137] 接下来，利用图10和图11对将膏状的焊料15a、15b、15d向这样的半导体装置10c的陶瓷电路基板11的涂敷方法进行说明。图10和图11是用于说明第五实施方式的半导体装置的制造方法的图。应予说明，图10的(A)、(B)以及图11分别表示通过金属掩模印刷对电路图案14b、14c、14e的部件配置区域14b1、布线配置区域14a2以及芯片配置区域14a1依次涂敷焊料15d、15b、15a的情况。

[0138] 首先，准备陶瓷电路基板11。如上所述，陶瓷电路基板11的电路图案14b、14c、14e设定有部件配置区域14b1、布线配置区域14a2、以及芯片配置区域14a1。另外，在电路图案14e形成有凹陷部14a4，并在比部件配置区域14b1和芯片配置区域14a1更低的位置设定有布线配置区域14a2。

[0139] 接下来，如图10的(A)所示，在陶瓷电路基板11的电路图案14b、14c、14e上配置具有与布线配置区域14a2相对应的布线开口55a的第五掩模55。由此，除布线配置区域14a2以外的电路图案14b、14c、14e的正面被第五掩模55覆盖。在该状态下，在第五掩模55上使刮板(省略图示)滑动而将膏状的焊料15b从布线开口55a涂敷到凹陷部14a4的布线配置区域14a2。若撤除第五掩模55，则能够仅在电路图案14e的布线配置区域14a2涂敷焊料15b。应予说明，第五掩模55可以在配置到电路图案14b、14c、14e上时，在电路图案14b、14c、14e上保持水平。

[0140] 接下来，如图10的(B)所示，在陶瓷电路基板11的电路图案14b、14c、14e上配置具有与部件配置区域14b1相对应的部件开口56a的第六掩模56。由此，除部件配置区域14b1以外的电路图案14b、14c、14e的正面被第六掩模56覆盖。在该状态下，在第六掩模56上使刮板(省略图示)滑动而将膏状的焊料15d从部件开口56a涂敷到部件配置区域14b1。若撤除第六掩模56，则能够仅在电路图案14b、14c的部件配置区域14b1涂敷焊料15d。

[0141] 如图11所示，撤除第六掩模56，在陶瓷电路基板11的电路图案14b、14c、14e上配置具有与芯片配置区域14a1相对应的芯片开口57a的第七掩模57。由此，除芯片配置区域14a1以外的电路图案14b、14c、14e的正面被第七掩模57覆盖。在该状态下，在第七掩模57上使刮板(省略图示)滑动而将膏状的焊料15a从芯片开口57a涂敷到芯片配置区域14a1。若撤除第七掩模57，则能够仅在电路图案14e的芯片配置区域14a1涂敷焊料15a。通过分别调整第六掩模56、第七掩模57的材质、张力以及刮板向掩模面的按压强度，从而能够在保持与先涂敷的布线配置区域14a2的间隔，并在另外的部件配置区域进行涂敷。由此，能够在第六掩模56、第七掩模57不与先涂敷的焊料接触的状态下维持先涂敷的焊料。应予说明，第七掩模57可以具备在配置到电路图案14b、14c、14e上时与阶梯14c1相对应的脚部57b。由此，第七掩模57易于维持与焊料15d之间的间隔。

[0142] 然后，利用夹具等，在陶瓷电路基板11的电路图案14b、14c、14e的芯片配置区域14a1、布线配置区域14a2、以及部件配置区域14b1上经由焊料15a、15b、15d而配置半导体芯片16、接触部件17、以及电子部件19。在该状态下，利用反射炉等进行焊料硬化处理。通过这样的操作，从而获得在陶瓷电路基板11的电路图案14b、14c、14e的芯片配置区域14a1、布线配置区域14a2、以及部件配置区域14b1上经由硬化后的焊料15a、15b、15d而接合有半导体芯片16、接触部件17、以及电子部件19的半导体装置10c(图9)。

[0143] 由此，抑制半导体芯片16的下部的焊料15a产生空隙，抑制焊料15b相对于接触部件17涌上来，并且抑制因电子部件19的下部的焊料15d而导致产生短路。因此，能够将半导体芯片16、接触部件17、以及电子部件19可靠地接合在电路图案14b、14c、14e的芯片配置区域14a1、布线配置区域14a2、以及部件配置区域14b1，并能够抑制半导体装置10c的可靠性的降低。

[0144] 应予说明，第五实施方式的半导体芯片16、接触部件17、以及电子部件19作为一例，其各自的组合以及个数能够任意地决定。另外，那样的情况的各配置区域只要各自的高度不同即可，根据使用的部件的种类、组合数来设定。

标题	发布/更新时间	阅读量
一种粉碎装置	2020-07-31	3
一种装配式摩擦耗能器及安装方法	2020-09-01	3
一种钢管加工一体设备、控制系统及控制方法	2020-12-28	0
剥离旧沥青料中沥青和骨料的装置	2022-02-22	2
一种用于安装爆胎应急安全装置的压胎装置	2021-03-24	2
一种端门收容结构及可折叠的集装箱	2022-01-10	1
墩柱养护薄膜覆盖装置和墩柱养护施工装置	2023-08-28	0
一种CTX型双向发射通道组件	2020-08-02	1
一种用于高填方既有铁路线上的框架桥	2022-10-07	0
一种弧形滑槽式调节闸门	2020-12-12	0

半导体装置的制造方法

半导体装置的制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：