技术领域
[0001] 本
发明公开一种检测系统及其方法，尤其是指一种通过检测
电路板上的SAS连接器与
主板的主板SAS连接器彼此插接，通过检测
电路板上的JTAG输入连接器与JTAG输出连接器使测试存取端口
控制器彼此之间可形成串接，使对应的两个检测电路板即可同时提供对应插接的主板SAS连接器的导通检测的SAS连接器导通检测系统及其方法。
背景技术
[0002] 主板/SC SAS连接器上
信号的测试，之前的SC测试基本上采用的是Function测试。业内很多是购买SAS测试治具，通过治具和被测设备的高速差分通信来进行诊断，这种测试治具通常成本会很高(一般会需要功能较强的MCU及周边电路)。
[0003] 综上所述，可知
现有技术中长期以来一直存在现有对于SAS连接器检测成本过高的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
[0004] 有鉴于现有技术存在现有对于SAS连接器检测成本过高的问题，本发明公开一种SAS连接器导通检测系统及其方法。
[0005] 本发明所公开的SAS连接器导通检测系统，其包括：主板以及检测电路板，主板还包括：多个主板SAS连接器；检测电路板还包括：SAS连接器、JTAG输入连接器、JTAG输出连接器、
缓冲器、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、
微处理器、
电子抹除式可复写只读
存储器、模拟数字转换器以及稳压器。
[0006] 主板上的每一个主板SAS连接器与对应的主板SAS连接器形成电性连接。
[0007] SAS连接器分别与复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、模拟数字转换器以及稳压器形成电性连接；JTAG输入连接器分别与JTAG输出连接器、缓冲器以及第一多任务器形成电性连接；JTAG输出连接器分别与JTAG输入连接器以及第一多任务器形成电性连接；缓冲器分别与JTAG输入连接器、JTAG输出连接器以及复杂可程序逻辑装置形成电性连接；复杂可程序逻辑装置分别与缓冲器、第一JTAG芯片、SAS连接器以及微处理器形成电性连接；第一JTAG芯片分别与SAS连接器、复杂可程序逻辑装置以及第二JTAG芯片形成电性连接；第二JTAG芯片分别与SAS连接器以及第一JTAG芯片形成电性连接；第一多任务器分别与JTAG输入连接器、JTAG输出连接器、复杂可程序逻辑装置以及微处理器形成电性连接；第二多任务器分别与微处理器、电子抹除式可复写
只读存储器以及模拟数字转换器形成电性连接；微处理器分别与复杂可程序逻辑装置、第一多任务器、第二多任务器以及模拟数字转换器形成电性连接；电子抹除式可复写只读存储器与第二多任务器形成电性连接；模拟数字转换器分别与SAS连接器、第二多任务器以及微处理器形成电性连接；稳压器分别与第一多任务器以及电源形成电性连接；及当两个检测电路板通过SAS连接器分别插接于对应的主板的主板SAS连接器时，对应的两个检测电路板即可同时提供对应插接的主板SAS连接器的导通检测。
[0008] 本发明所公开的SAS连接器导通检测方法，其包括下列步骤：
[0009] 首先，提供具有多个主板SAS连接器的主板；接着，每一个主板SAS连接器与对应的主板SAS连接器形成电性连接；接着，提供具有SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器的检测电路板；接着，SAS连接器分别与复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、模拟数字转换器以及稳压器形成电性连接；接着，JTAG输入连接器分别与JTAG输出连接器、缓冲器以及第一多任务器形成电性连接；接着，JTAG输出连接器分别与JTAG输入连接器以及第一多任务器形成电性连接；接着，缓冲器分别与JTAG输入连接器、JTAG输出连接器以及复杂可程序逻辑装置形成电性连接；接着，复杂可程序逻辑装置分别与缓冲器、第一JTAG芯片、SAS连接器以及微处理器形成电性连接；接着，第一JTAG芯片分别与SAS连接器、复杂可程序逻辑装置以及第二JTAG芯片形成电性连接；接着，第二JTAG芯片分别与SAS连接器以及第一JTAG芯片形成电性连接；接着，第一多任务器分别与JTAG输入连接器、JTAG输出连接器、复杂可程序逻辑装置以及微处理器形成电性连接；接着，第二多任务器分别与微处理器、电子抹除式可复写只读存储器以及模拟数字转换器形成电性连接；接着，微处理器分别与复杂可程序逻辑装置、第一多任务器、第二多任务器以及模拟数字转换器形成电性连接；接着，电子抹除式可复写只读存储器与第二多任务器形成电性连接；接着，模拟数字转换器分别与SAS连接器、第二多任务器以及微处理器形成电性连接；接着，稳压器分别与第一多任务器以及电源形成电性连接；最后，当两个检测电路板通过SAS连接器分别插接于对应的主板的主板SAS连接器时，对应的两个检测电路板即可同时提供对应插接的主板SAS连接器的导通检测。
[0010] 本发明所公开的系统及方法如上，与现有技术之间的差异在于通过检测电路板上的SAS连接器与主板的主板SAS连接器彼此插接，通过检测电路板上的JTAG输入连接器与JTAG输出连接器使检测电路板以及测试存取端口控制器彼此之间可形成串接，使对应的两个检测电路板即可同时提供对应插接的主板SAS连接器的导通检测。
[0011] 通过上述的技术手段，本发明可以达成提高SAS连接器检测效率的技术功效。
附图说明
[0012] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性
实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0013] 利用附图对本
申请作进一步说明，但附图中的内容不构成对本申请的任何限制。
[0014] 图1为本发明SAS连接器导通检测系统的系统方
块图。
[0015] 图2A图以及图2B为本发明SAS连接器导通检测方法的方法
流程图。
[0016] 图3A图至图3D为本发明SAS连接器导通检测的测试方块部分示意图。
[0017] 主要组件符号说明：
[0018] 10 主板
[0019] 11 主板SAS连接器
[0020] 20 检测电路板
[0021] 21 第一检测电路板
[0022] 22 第二检测电路板
[0023] 201 SAS连接器
[0024] 202 JTAG输入连接器
[0025] 203 JTAG输出连接器
[0026] 204 缓冲器
[0027] 205 复杂可程序逻辑装置
[0028] 206 第一JTAG芯片
[0029] 207 第二JTAG芯片
[0030] 208 第一多任务器
[0031] 209 第二多任务器
[0032] 210 微处理器
[0033] 211 电子抹除式可复写只读存储器
[0034] 212 模拟数字转换器
[0035] 213 稳压器
[0036] 步骤101提供具有多个主板SAS连接器的主板
[0037] 步骤102每一个主板SAS连接器与对应的主板SAS连接器形成电性连接[0038] 步骤103提供具有SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器的检测电路板
[0039] 步骤104SAS连接器分别与复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、模拟数字转换器以及稳压器形成电性连接
[0040] 步骤105JTAG输入连接器分别与JTAG输出连接器、缓冲器以及第一多任务器形成电性连接
[0041] 步骤106JTAG输出连接器分别与JTAG输入连接器以及第一多任务器形成电性连接[0042] 步骤107缓冲器分别与JTAG输入连接器、JTAG输出连接器以及复杂可程序逻辑装置形成电性连接
[0043] 步骤108复杂可程序逻辑装置分别与缓冲器、第一JTAG芯片、SAS连接器以及微处理器形成电性连接
[0044] 步骤109第一JTAG芯片分别与SAS连接器、复杂可程序逻辑装置以及第二JTAG芯片形成电性连接
[0045] 步骤110第二JTAG芯片分别与SAS连接器以及第一JTAG芯片形成电性连接[0046] 步骤111第一多任务器分别与JTAG输入连接器、JTAG输出连接器、复杂可程序逻辑装置以及微处理器形成电性连接
[0047] 步骤112第二多任务器分别与微处理器、电子抹除式可复写只读存储器以及模拟数字转换器形成电性连接
[0048] 步骤113微处理器分别与复杂可程序逻辑装置、第一多任务器、第二多任务器以及模拟数字转换器形成电性连接
[0049] 步骤114电子抹除式可复写只读存储器与第二多任务器形成电性连接[0050] 步骤115模拟数字转换器分别与SAS连接器、第二多任务器以及微处理器形成电性连接
[0051] 步骤116稳压器分别与第一多任务器以及电源形成电性连接
[0052] 步骤117当两个检测电路板通过SAS连接器分别插接于对应的主板的主板SAS连接器时，对应的两个检测电路板即可同时提供对应插接的主板SAS连接器的导通检测具体实施方式
[0053] 以下将配合图式及实施例来详细说明本发明的实施方式，由此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
[0054] 以下将以一个实施例来说明本发明实施方式的运作系统与方法，并请同时参考图1、图2A和图2B，图1为本发明SAS连接器导通检测系统的系统方块图；图2A和图2B为本发明SAS连接器导通检测方法的方法流程图。
[0055] 本发明所公开的SAS连接器导通检测系统，其包括：主板10以及检测电路板20，主板10还包括：多个主板SAS连接器11，即主板10具有多个主板SAS连接器11(步骤101)，每一个主板SAS连接器11与对应的主板SAS连接器11形成电性连接(步骤102)；检测电路板20还包括：SAS连接器201、JTAG输入连接器202、JTAG输出连接器203、缓冲器204、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)205、第一JTAG芯片206、第二JTAG芯片207、第一多任务器208、第二多任务器209、微处理器210、电子抹除式可复写只读存储器211、模拟数字转换器212以及稳压器213，即检测电路板20具有SAS连接器201、JTAG输入连接器202、JTAG输出连接器203、缓冲器204、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)205、第一JTAG芯片206、第二JTAG芯片207、第一多任务器208、第二多任务器209、微处理器210、电子抹除式可复写只读存储器211、模拟数字转换器212以及稳压器213(步骤103)。
[0056] 检测电路板20的SAS连接器201分别与检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一JTAG芯片206、检测电路板20的第二JTAG芯片207、检测电路板20的模拟数字转换器212以及检测电路板20的稳压器213形成电性连接(步骤104)。
[0057] 检测电路板20的JTAG输入连接器202分别与检测电路板20的JTAG输出连接器203、检测电路板20的缓冲器204以及检测电路板20的第一多任务器208形成电性连接(步骤105)。
[0058] 检测电路板20的JTAG输出连接器203分别与检测电路板20的JTAG输入连接器202以及检测电路板20的第一多任务器208形成电性连接(步骤106)。
[0059] 检测电路板20的缓冲器204分别与检测电路板20的JTAG输入连接器202、检测电路板20的JTAG输出连接器203以及检测电路板20的复杂可程序逻辑装置205形成电性连接(步骤107)。
[0060] 检测电路板20的复杂可程序逻辑装置205分别与检测电路板20的缓冲器204、检测电路板20的第一JTAG芯片206、检测电路板20的SAS连接器201以及检测电路板20的微处理器210形成电性连接(步骤108)。
[0061] 检测电路板20的第一JTAG芯片206分别与SAS连接器201、检测电路板20的复杂可程序逻辑装置205以及检测电路板20的第二JTAG芯片207形成电性连接(步骤109)。
[0062] 检测电路板20的第二JTAG芯片207分别与检测电路板20的SAS连接器201以及检测电路板20的第一JTAG芯片206形成电性连接(步骤110)。
[0063] 检测电路板20的第一多任务器208分别与检测电路板20的JTAG输入连接器202、检测电路板20的JTAG输出连接器203、检测电路板20的复杂可程序逻辑装置205以及微处理器210形成电性连接(步骤111)。
[0064] 检测电路板20的第二多任务器209分别与微处理器210、检测电路板20的电子抹除式可复写只读存储器211以及检测电路板20的模拟数字转换器212形成电性连接(步骤112)。
[0065] 检测电路板20的微处理器210分别与检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一多任务器208、检测电路板20的第二多任务器209以及检测电路板20的模拟数字转换器212形成电性连接(步骤113)。
[0066] 检测电路板20的电子抹除式可复写只读存储器211与检测电路板20的第二多任务器209形成电性连接(步骤114)。
[0067] 检测电路板20的模拟数字转换器212分别与检测电路板20的SAS连接器201、检测电路板20的第二多任务器209以及检测电路板20的微处理器210形成电性连接(步骤115)。
[0068] 检测电路板20的稳压器213分别与检测电路板20的第一多任务器208以及电源形成电性连接(步骤116)。
[0069] 检测电路板20的复杂可程序逻辑装置205可以采用型号为EPM240的芯片为实施方式，检测电路板20的第一JTAG芯片206可以采用型号为SCAN15MB200TSQ的芯片为实施方式，检测电路板20的第二JTAG芯片207可以采用型号为SCAN15MB200TSQ的芯片为实施方式，检测电路板20的第一多任务器208可以采用型号为74CBTLV3257的芯片为实施方式，检测电路板20的第二多任务器209可以采用型号为PCA9548的芯片为实施方式，检测电路板20的微处理器210可以采用型号为LPC1113FBD48的芯片为实施方式，检测电路板20的电子抹除式可复写只读存储器211可以采用型号为24LC32AT的芯片为实施方式，检测电路板20的模拟数字转换器212可以采用型号为MAX1039的芯片为实施方式，检测电路板20的稳压器213可以采用型号为IR3842的芯片为实施方式，在此仅为举例说明之，并不以此局限本发明的应用范畴。
[0070] 检测电路板20的第一JTAG芯片206以及检测电路板20的第二JTAG芯片207分别提供生成差分检测信号以及生成输入
输出信号，检测电路板20的微处理器210是用以控制检测电路板20的第一JTAG芯片206或是检测电路板20的第二JTAG芯片207生成输入输出信号以及对集成电路总线信号
开关。
[0071] 主板10上的主板SAS连接器11与其相对应的主板SAS连接器11相互形成电性连接，检测电路板20的JTAG输入连接器202可与测试存取端口(Test Access Port，TAP)控制器或是另一个检测电路板20的JTAG输出连接器203形成电性连接，检测电路板20的JTAG输出连接器203与另一个检测电路板20的JTAG输入连接器202形成电性连接或是检测电路板20的JTAG输出连接器203空接，在主板10的一个主板SAS连接器11与其对应的一个主板SAS连接器11分别与检测电路板20的SAS连接器201插接时，通过测试存取端口控制器提供检测信号至相互对应的检测电路板20，通过相对应的检测电路板20可依据检测信号同时对主板10相对应的两个主板SAS连接器11进行连接器脚位的导通检测(步骤117)。
[0072] 前述的主板10的主板SAS连接器11以及检测电路板20的SAS连接器201分别包括集成电路总线、输入输出脚位、接地脚位、数据传输脚位以及
模拟信号脚位，在此仅为举例说明之，并不以此局限本发明的应用范畴，亦即检测信号即是可以对主板10的主板SAS连接器11的
差分信号脚位检测、接地信号脚位检测、模拟信号脚位检测、输入输出信号脚位检测、以及集成电路总线脚位检测进行导通检测。
[0073] 在进行主板10的主板SAS连接器11脚位的导通检测时，测试存取端口控制器将检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一JTAG芯片206以及检测电路板20的第二JTAG芯片207皆设定为边界扫描工作模式。
[0074] 请参考图3A，图3A为本发明SAS连接器导通检测的测试方块部分示意图。
[0075] 检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一JTAG芯片206、检测电路板20的第二JTAG芯片207以及检测电路板20的微处理器210会分别依据检测信号生成差分信号或是进行信号控制。
[0076] 对于主板SAS连接器11中PE_TX_DP脚位(即数据传输脚位)以及PE_TX_DN脚位(即数据传输脚位)的信号检测是在第一检测电路板21的第一JTAG芯片206或是第二JTAG芯片207接收到检测信号时生成差分信号通过第一检测电路板21的SAS连接器201、主板10的主板SAS连接器11以及第二检测电路板22的SAS连接器201传送至第二检测电路板22的第一JTAG芯片206或是第二JTAG芯片207以进行检测。
[0077] 若第一检测电路板21的第一JTAG芯片206或是第二JTAG芯片207所发出的差分信号与第二检测电路板22的第一JTAG芯片206或是第二JTAG芯片207所接收到的差分信号一致时，则主板SAS连接器11中PE_TX_DP脚位以及PE_TX_DN脚位的导通检测会通过测试，反之第一检测电路板21的第一JTAG芯片206或是第二JTAG芯片207所发出的差分信号与第二检测电路板22的第一JTAG芯片206或是第二JTAG芯片207所接收到的差分信号不一致时，则主板SAS连接器11中PE_TX_DP脚位以及PE_TX_DN脚位的导通检测则测试失败。
[0078] 对于主板SAS连接器11中PE_RX_DP脚位(即数据传输脚位)以及PE_RX_DN脚位(即数据传输脚位)的信号检测是在第二检测电路板22的第一JTAG芯片206或是第二JTAG芯片207接收到检测信号时生成差分信号通过第二检测电路板22的SAS连接器201、主板10的主板SAS连接器11以及第一检测电路板21的SAS连接器201传送至第一检测电路板21的第一JTAG芯片206或是第二JTAG芯片207以进行检测。
[0079] 若第二检测电路板22的第一JTAG芯片206或是第二JTAG芯片207所发出的差分信号与第一检测电路板21的第一JTAG芯片206或是第二JTAG芯片207所接收到的差分信号一致时，则主板SAS连接器11中PE_RX_DP脚位以及PE_RX_DN脚位的导通检测会通过测试，反之第二检测电路板22的第一JTAG芯片206或是第二JTAG芯片207所发出的差分信号与第一检测电路板21的第一JTAG芯片206或是第二JTAG芯片207所接收到的差分信号不一致时，则主板SAS连接器11中PE_RX_DP脚位以及PE_RX_DN脚位的导通检测则测试失败。
[0080] 请参考图3B和图3C，图3B和图3C为本发明SAS连接器导通检测的测试方块部分示意图。
[0081] 对于主板SAS连接器11中模拟信号脚位的信号检测，当检测电路板20的微处理器210接收到检测信号时，检测电路板20的微处理器210通过集成电路总线连接至检测电路板
20的模拟数字转换器212，以由检测电路板20的模拟数字转换器212读取主板SAS连接器11中模拟信号脚位的
电压值后，电路板20的微处理器210会储存检测电路板20的模拟数字转换器212所读取主板SAS连接器11中模拟信号脚位的电压值，电路板20的微处理器210会依据电压值判断检测结果是否正确，即可判断出主板SAS连接器11中模拟信号脚位是否导通。
[0082] 值得注意的是，在考虑到电源为开路(open)时，模拟数字转换器212的模拟信号脚位为空接状态，此时模拟数字转换器212的模拟信号脚位的电压为不稳定状态，为了避免模拟数字转换器212的模拟信号脚位空接状态在信号检测时的不稳定电压，对于没有下拉(pull-down)的模拟数字转换器212的模拟信号脚位增加下拉
电阻(pull-down resistor)，前述的下拉电阻可以采用电阻值范围介于3M欧姆至4M欧姆之间，在此仅为举例说明之，并不以此局限本发明的应用范畴。
[0083] 进一步可以将电阻分压电路以分别连接到检测电路板20的微处理器210以及检测电路板20的模拟数字转换器212，电阻分压电路例如是采用10M欧姆以及2M欧姆的电阻分压电路，在此仅为举例说明之，并不以此局限本发明的应用范畴，在电阻分压电路与检测电路板20的模拟数字转换器212之间可增加备份线路，即在电阻分压电路与检测电路板20的模拟数字转换器212之间串接0欧姆的电阻，请参考图3C。
[0084] 请参考图3D，图3D为本发明SAS连接器导通检测的测试方块部分示意图。
[0085] 对于主板SAS连接器11中REFCLK_DP脚位(即
频率脚位)以及REFCLK_DN脚位(即频率脚位)的信号检测，第一检测电路板21的复杂可程序逻辑装置205会依据检测信号发送检测数据至第二检测电路板22的复杂可程序逻辑装置205，若第一检测电路板21的复杂可程序逻辑装置205所发送的检测数据与第二检测电路板22的复杂可程序逻辑装置205所接收到的检测数据一致时，则主板SAS连接器11中REFCLK_DP脚位以及REFCLK_DN脚位的导通检测会通过测试，反之第一检测电路板21的复杂可程序逻辑装置205所发送的检测数据与第二检测电路板22的复杂可程序逻辑装置205所接收到的检测数据不一致时，则主板SAS连接器11中REFCLK_DP脚位以及REFCLK_DN脚位的导通检测则测试失败。
[0086] 对于主板SAS连接器11中REFCLK_DP脚位以及REFCLK_DN脚位的信号检测，亦可由第二检测电路板22的复杂可程序逻辑装置205会依据检测信号发送检测数据至第一检测电路板21的复杂可程序逻辑装置205，若第二检测电路板22的复杂可程序逻辑装置205所发送的检测数据与第一检测电路板21的复杂可程序逻辑装置205所接收到的检测数据一致时，则主板SAS连接器11中REFCLK_DP脚位以及REFCLK_DN脚位的导通检测会通过测试，反之第二检测电路板22的复杂可程序逻辑装置205所发送的检测数据与第一检测电路板21的复杂可程序逻辑装置205所接收到的检测数据不一致时，则主板SAS连接器11中REFCLK_DP脚位以及REFCLK_DN脚位的导通检测则测试失败。
[0087] 综上所述，可知本发明与现有技术之间的差异在于通过检测电路板上的SAS连接器与主板的主板SAS连接器彼此插接，通过检测电路板上的JTAG输入连接器与JTAG输出连接器使检测电路板以及测试存取端口控制器彼此之间可形成串接，使对应的两个检测电路板即可同时提供对应插接的主板SAS连接器的导通检测。
[0088] 由此技术手段可以来解决现有技术所存在现有对于SAS连接器检测成本过高的问题，进而达成提高SAS连接器检测效率的技术功效。
[0089] 以上的具体实例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何
修改、等同替换、改进等，均应包括在本发明的保护范围之内。
