一种基于RapidIO的弹上系统SoC芯片间高速通信方法
专利汇可以提供一种基于RapidIO的弹上系统SoC芯片间高速通信方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种基于RapidIO的弹上系统SoC芯片间高速通信方法，包含6种传输速率，基于RapidIO3.1通信协议，根据市场需求，弹上系统SoC芯片的RapidIO 接口 配置了四种传输模式：AXI总线模式、DMA传输模式、DME传递模式、 门 铃模式。本通信方法设计了一种自动传输方法，能够根据待传输数据量大小、目的地址 基础 信息，自动从四种传输模式中，选择最高效的传输模式，充分利用传输带宽，解决了弹导系统上SoC芯片与其它相联芯片对端设备的高速通信问题，同时满足 大数据 量和少量数据需求，传输速率最高可达10.3125Gbps，传输带宽利用率从30％提升到52％，适用于市面上大部分 硬件 传输接口。，下面是一种基于RapidIO的弹上系统SoC芯片间高速通信方法专利的具体信息内容。
1.一种基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于具体步骤为：
第一步 搭建弹上系统SoC芯片支持RapidIO接口的芯片对端设备：
弹上系统SoC芯片支持RapidIO接口的芯片对端设备，包括：一个或多个带有RapidIO接口的SoC芯片，一个或多个带有RapidIO接口的处理器；
带有RapidIO接口的SoC芯片：具有多核CPU处理器、片上存储器、加速模块的SoC多功能集成芯片，该集成芯片带有RapidIO高速接口，支持六种传输速率和四种通信模式，产生和接收SoC芯片间各类数据；
带有RapidIO接口的处理器：弹导系统中包含多种处理器，负责不同功能处理；
第二步 自动配置弹上系统SoC芯片上RapidIO传输速率：
弹上系统SoC芯片的RapidIO接口有六种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、
5Gbps、6.25Gbps和10.3125Gbps，划分为三个波段，其中1.25Gbps、2.5Gbps、3.125Gbps、
5Gbps在第一波段；6.25Gbps在第二波段；10.3125Gbps在第三波段；不同波段的速率在物理层使用不同协议，其中第一波段和第二波段使用同一物理层协议，第三波段是高速传输波段，独立使用物理层协议；在启动RapidIO接口工作前，首先对传输时需要使用的速率进行配置；
自动检测待传输通信的两个弹上系统SoC芯片各种的最大传输速率，再从两者之间选择出传输速率小的一方作为两个弹上系统SoC芯片间的传输速率；
第三步 自动选择并配置传输模式：
弹上系统SoC芯片中RapidIO接口根据市场需求，设计了四种传输模式：AXI总线模式、DMA传输模式、DME传递模式和门铃模式；RapidIO操作是基于请求和响应事物；数据包是RapidIO系统中端点器件间的基本通信单元；发起器件或主控器件产生一个请求事物，该事物被发送至目标器件；目标器件产生一个响应事物返回至发起器件来完成该次请求和响应操作；
AXI总线模式，使用前需要得知数据源地址、目的地址和数据长度；该模式适合用于已知目的存储器情况下进行只有MB级的数据传输，这种传输模式无需配置类似于DMA需要的链表和描述符信息，但它会给每个数据添加包头和包尾；
DMA模式使用前提是主设备需要知道被访问端的存储器的地址映射，其中主设备是指发起传输的设备，从设备是指被动传输的设备；使用DMA模式，主设备直接读写从设备的存储器；弹上系统SoC芯片带有的RapidIO接口的DMA支持两种工作模式：DMA寄存器和DMA链表模式；该两种工作模式下需要根据传输数据的源地址、目的地址和数据量信息，用以配置描述符表，适合已知目的存储器情况下进行GB级及以上的数据传输；
DME模式和门铃模式采用相同的传输机制，类似于以太网的传输方式，它不要求主设备知道被访问设备的存储器情况，被访问设备的位置由邮箱号确定；所以，在这个过程中，从设备需要根据接收到的包的邮箱号把数据保存到对应的缓冲器；使用消息传递模式和门铃模式前，需要配置写模式、目的器件ID、数据长度和邮箱号；
根据待传输的数据量、是否已知被访问设备的存储器信息，自动选择传输模式，再根据相关模式自动生成该模式所需的基本配置，并进入传输状态；
第四步 支持RapidIO接口对端设备的数据传输：
完成第二步和第三步的自动选择速率和模式配置后，对两个弹上系统SoC芯片间的传输通路进行自动测试，确认传输通路眼图正确后，开始传输数据，并处理传输完成的回执中断信息；接收方芯片发回数据时，重新自动选择模式，以进一步利用传输带宽；
至此，完成了一种基于RapidIO的弹上系统SoC芯片间高速通信处理。
2.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第一步中，带有RapidIO接口的处理器包括两大类：一类是作为控制器和运算单元的数字信号处理器DSP，另一类是作为运算单元的现场可编程门阵列，即FPGA。
3.根据权利要求2所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，数字信号处理器DSP和现场可编程门阵列FPGA的功能作为弹导系统的辅助功能，在使用期间和SoC芯片进行数据交互，产生和接收各类帧数据；DSP和FPGA自带RapidIO传输接口，但支持的传输速率种类不一定相同。
4.根据权利要求3所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，DSP支持4种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps，最大传输速率是
5Gbps，FPGA支持5种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps，最大传速率是6.25Gbps。
5.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第二步中，两个弹上系统SoC芯片中的一个弹上系统SoC芯的RapidIO接口最大支持
5Gbps，另一个弹上系统SoC芯片的RapidIO接口最大支持10.3125Gbps，此时选择5Gbps作为弹上系统SoC芯片间的传输速率。
6.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第三步中，所述门铃模式携带数据量以字节数计算，被作为中断，应答发送端；相反，DME模式传输数十上百GB的数据。
7.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第三步中，DMA模式，会根据RapidIO3.1协议，按照协议约定格式自动生成描述符链表，配置两边弹上系统SoC芯片寄存器，自动开始传输数据，并处理传输完成的回执中断信息。
一种基于RapidIO的弹上系统SoC芯片间高速通信方法
技术领域
背景技术
发明内容
3.125Gbps、5Gbps在第一波段；6.25Gbps在第二波段；10.3125Gbps在第三波段。不同波段的速率在物理层使用不同协议，其中第一波段和第二波段使用同一物理层协议，波段三是高速传输波段，独立使用物理层协议。在启动RapidIO接口工作前，首先对传输时需要使用的速率进行配置。
附图说明
具体实施方式
3.125Gbps、5Gbps在第一波段；6.25Gbps在第二波段；10.3125Gbps在第三波段。不同波段的速率在物理层使用不同协议，其中第一波段和第二波段使用同一物理层协议，波段三是高速传输波段，独立使用物理层协议。在启动RapidIO接口工作前，首先对传输时需要使用的速率进行配置。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 带有降低的页面交换开销的传感器中枢和存储器系统 | 2020-05-08 | 786 |
| 一种远程通信数据处理方法及系统 | 2020-05-08 | 177 |
| 三维存储器件及其形成方法 | 2020-05-08 | 216 |
| 写突发期间的功率减小技术 | 2020-05-08 | 788 |
| 一种图像亮度统计方法及成像设备 | 2020-05-08 | 521 |
| 制造垂直存储器装置的方法 | 2020-05-11 | 870 |
| 存储器修复启用 | 2020-05-08 | 73 |
| 用于改进DDR存储器装置中的写入前同步码的系统和方法 | 2020-05-08 | 520 |
| 处理用户话语的电子装置及其控制方法 | 2020-05-08 | 632 |
| 通过掺杂自旋转移扭矩(STT)磁阻式随机存取存储器(MRAM)的氧化盖层的高热稳定性 | 2020-05-08 | 150 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
