具有掩埋栅极结构的FET专利检索-串联人工智能专利检索查询-专利查询网

具有掩埋栅极结构的FET

阅读：1048发布：2020-07-30

专利汇可以提供具有掩埋栅极结构的FET专利检索，专利查询，专利分析的服务。并且一种具有掩埋栅极结构的FET。该FET的栅极电极包括多个掩埋栅极结构，该结构的顶部在基板的顶表面上方延伸，并且该结构的底部被掩埋到至少等于沟道层的底部的深度或针对HEMT的沟道层内的2DEG平面的深度，使得掩埋栅极结构仅从沟道层侧接触沟道层。在基板顶表面上方且不与基板顶表面接触的头部，接触掩埋栅极结构的顶部并互连所有掩埋栅极结构。漏极电流通过掩埋栅极结构对沟道层进行横向选通来通过沟道宽度调制来控制。FET可以包括至少一个场板，该场板包括狭缝结构，在狭缝结构中，场板被分成多个段。，下面是具有掩埋栅极结构的FET专利的具体信息内容。

权利要求

1.一种场效应晶体管(FET)，包括：
基板；
在所述基板上的外延缓冲层；
在所述缓冲层上的外延沟道层；
在所述基板的顶表面上的源极电极和漏极电极；以及
栅极电极，包括：
多个掩埋栅极结构，多个所述掩埋栅极结构的顶部在所述基板的顶表面上方延伸，并且多个所述掩埋栅极结构的底部被掩埋到至少等于所述沟道层的载流部的底部的深度，使得所述掩埋栅极结构仅从所述沟道层侧接触所述沟道层；以及
头部，在所述基板的顶表面上方且不与所述基板的顶表面接触，所述头部接触所述掩埋栅极结构并互连所有所述掩埋栅极结构；
使得所述FET的漏极电流通过所述掩埋栅极结构对所述沟道层进行横向选通来通过沟道宽度调制来控制。
2.根据权利要求1所述的FET，其中，所述FET是高电子迁移率晶体管(HEMT)，并且所述沟道层的所述载流部包括二维电子气(2DEG)平面。
3.根据权利要求2所述的FET，还包括在所述沟道层上方的外延顶部势垒层，所述掩埋栅极结构的底部被掩埋到所述缓冲层或所述沟道层中。
4.根据权利要求1所述的FET，其中，所述掩埋栅极结构是圆柱形的。
5.根据权利要求1所述的FET，其中，所述掩埋栅极结构是矩形的。
6.根据权利要求1所述的FET，其中，多个所述掩埋栅极结构沿着平行于所述源极电极与所述漏极电极并在所述源极电极与所述漏极电极之间的线放置。
7.根据权利要求6所述的FET，其中，多个所述掩埋栅极结构沿着所述线均匀地间隔开。
8.根据权利要求6所述的FET，其中，选择相邻掩埋栅极结构之间的间隔以为所述FET提供期望的一组性能特性。
9.根据权利要求8所述的FET，其中，选择所述相邻掩埋栅极结构之间的间隔以为所述FET提供期望的阈值电压。
10.根据权利要求6所述的FET，其中，相邻掩埋栅极结构之间的间隔根据需要沿着所述线变化，以为所述FET提供期望的传输特性。
11.根据权利要求1所述的FET，其中，所述FET是高电子迁移率晶体管(HEMT)，并且所述沟道层包括多层2DEG沟道，所述掩埋栅极结构被掩埋到至少等于所述多层2DEG沟道的底部的深度。
12.根据权利要求1所述的FET，还包括在所述栅极电极与所述漏极电极之间的至少一个场板，每个所述场板包括狭缝结构，在所述狭缝结构中，所述场板的段沿着平行于所述栅极电极与所述漏极电极并在所述栅极电极与所述漏极电极之间的线放置，所述段的顶部在所述基板的顶表面上方延伸，并且所述段的底部被掩埋到至少等于所述沟道层的所述载流部的底部的深度；还包括场板头部，所述场板头部在所述基板的顶表面上方且不与所述基板的顶表面接触，所述场板头部接触并互连所述场板的所有段。
13.根据权利要求12所述的FET，其中，由所述源极电极、所述漏极电极以及所述栅极电极形成的所述FET是第一FET，其中，至少一个所述场板用作与所述第一FET串联连接的第二FET的栅极电极，选择所述场板的段之间的间隔以为所述第二FET提供期望的阈值电压。
14.根据权利要求12所述的FET，其中，每个所述场板连接到所述栅极电极或所述源极电极。
15.根据权利要求1所述的FET，其中，所述FET是金属半导体场效应晶体管(MESFET)，包括：
在所述基板上的外延缓冲层；以及
在所述缓冲层上的所述沟道层。
16.根据权利要求1所述的FET，其中，所述掩埋栅极结构包括金属、或p型半导体(p型NiO材料、p型GaN材料、p型CuS材料)或包括栅极电介质和金属的叠层。
17.根据权利要求16所述的FET，其中，所述金属包括Pt、Ni或Au。
18.根据权利要求16所述的FET，其中，所述叠层包括Al2O3/Pt或HfO2/Pt。
19.根据权利要求1所述的FET，其中，所述掩埋栅极结构包括p型NiO材料。
20.根据权利要求1所述的FET，其中，所述掩埋栅极结构包括p型GaN材料。
21.根据权利要求1所述的FET，其中，所述掩埋栅极结构包括p型CuS材料。
22.根据权利要求1所述的FET，还包括在所述基板的顶表面与所述头部之间的介电材料。
23.根据权利要求22所述的FET，其中，所述介电材料包括SiN、SiO2或BCB。
24.根据权利要求1所述的FET，还包括邻近并在所述掩埋栅极结构的源极侧上的侧凹部或侧植入区域，使得能减少以其他方式存在的寄生栅极-源极电容。
25.一种高电子迁移率晶体管(HEMT)，包括：
基板；
在所述基板上的外延缓冲层；
外延沟道层，包括形成在所述缓冲层上的所述沟道层内部的2DEG平面；
在所述沟道层上的外延顶部势垒层；
在所述顶部势垒层的顶表面上的源极电极和漏极电极；以及
栅极电极，包括：
多个掩埋栅极结构，多个所述掩埋栅极结构的顶部在所述顶部势垒层的顶表面上方延伸，并且多个所述掩埋栅极结构的底部被掩埋到至少等于所述2DEG平面的底部的深度，使得所述掩埋栅极结构仅从所述2DEG沟道层侧接触所述2DEG沟道层；以及
头部，在所述顶部势垒层的顶表面上方且不与所述顶部势垒层的顶表面接触，所述头部接触并互连所有所述掩埋栅极结构；
使得所述HEMT的漏极电流通过所述掩埋栅极结构对所述2DEG沟道层进行横向选通来通过沟道宽度调制来控制。
26.根据权利要求25所述的HEMT，其中，所述沟道层包括多层2DEG沟道，所述掩埋栅极结构被掩埋到至少等于所述多层2DEG沟道的底部的深度。
27.根据权利要求25所述的HEMT，还包括在所述栅极电极与漏极电极之间的至少一个场板，每个所述场板包括狭缝结构，在所述狭缝结构中，所述场板的段沿着平行于所述栅极电极与所述漏极电极并在所述栅极电极与所述漏极电极之间的线放置，所述段的顶部在所述顶部势垒层的顶表面上方延伸，并且所述段的底部被掩埋到至少等于所述2DEG平面的底部的深度；还包括场板头部，所述场板头部在所述顶部势垒层的顶表面上方且不与所述顶部势垒层的顶表面接触，所述场板头部接触并互连所述场板的所有段。
28.一种金属半导体场效应晶体管(MESFET)，包括：
基板；
在所述基板上的外延缓冲层；
在所述缓冲层上的外延沟道层；
在所述沟道层的顶表面上的源极电极和漏极电极；以及
栅极电极，包括：
多个掩埋栅极结构，多个所述掩埋栅极结构的顶部在所述沟道层的顶表面上方延伸，并且多个所述掩埋栅极结构的底部被掩埋到至少等于所述沟道层的底部的深度，使得所述掩埋栅极结构仅从所述沟道层侧接触所述沟道层；以及
头部，在所述沟道层的顶表面上方且不与所述沟道层的顶表面接触，所述头部接触并互连所有所述掩埋栅极结构；
使得所述MESFET的漏极电流通过所述掩埋栅极结构对所述沟道层进行横向选通来通过沟道宽度调制来控制。
29.一种场效应晶体管(FET)，包括：
基板；
在所述基板上的一个或多个二维半导体层；
介电层，使所述二维半导体层彼此分开并使所述二维半导体层与所述基板分开；
在所述基板的顶表面上的源极电极和漏极电极；以及
栅极电极，包括：
多个掩埋栅极结构，多个所述掩埋栅极结构的顶部在所述基板的顶表面上方延伸，并且多个所述掩埋栅极结构的底部被掩埋到至少等于所述二维半导体层的最下层的底部的深度，使得所述掩埋栅极结构仅从所述二维半导体层侧接触所述二维半导体层；以及头部，在所述基板的顶表面上方且不与所述基板的顶表面接触，所述头部接触并互连所有所述掩埋栅极结构；
使得所述FET的漏极电流通过所述掩埋栅极结构对所述二维半导体层进行横向选通来通过沟道宽度调制来控制。
30.根据权利要求29所述的FET，其中，所述二维半导体层包括选自包括石墨烯、MoS2、黑磷、MoSe2以及WSe2的组的材料。

说明书全文

具有掩埋栅极结构的FET

技术领域

[0001] 本发明总体上涉及场效应晶体管(FET)，并且更具体地涉及采用掩埋栅极结构以通过使用横向栅极电场通过沟道宽度调制来控制漏极电流的FET。

背景技术

[0002] 在大多数常规的场效应晶体管(FET)中，栅极电极形成在半导体表面的顶部，以通过使用垂直栅极电场来调制漏极电流。这在栅极的漏极端形成了一个区域，在高压操作期间，该区域的电场强度变得最高。这是针对常规的FET的关键问题的主要原因。例如，半导体表面上栅极的漏极端处的电子俘获(electron trapping)引起的电流崩塌是一个公知的问题，当FET被操作以提供大的电压摆幅时，该问题降低了FET的RF功率性能(输出功率、效率、线性度、增益)。针对具有强压电性的GaN基高电子迁移率晶体管(HEMT)，栅极的漏极端处的高垂直电场可以通过在顶部势垒材料中引起拉应力而在外延层中引起裂纹(所谓的“逆压电效应”)。这种效应限制了GaN基HEMT的可靠性。

[0003] 当以高频操作FET时，可能会出现其他问题。例如，针对常规的FET，当栅极长度按比例缩小以用于高频操作时，静电隔离会降低(“短沟道效应”)。这限制了FET的增益，并可能降低FET的关断状态泄漏和击穿电压特性。此外，尽管针对功率放大器(PA)的高效率操作和低噪声放大器(LAN)的低噪声操作，低膝电压(knee voltage)是优选的，但是膝电压在很大程度上受到由金属半导体接触电阻和装置接入电阻引起的寄生电阻的限制。理想情况下，当漏极-源极电压低时(在欧姆区域中)，所有电压仅施加在本征有源FET区域中，用于早期沟道夹断，而不会在寄生电阻中产生过大的压降以降低Vknee。

[0004] 针对高线性度操作，渐变gm曲线是优选的，因为gm曲线的突变会导致大的gm导数(gm'和gm”)，这降低了晶体管的线性度性能。在具有顶部栅极触点的常规的HEMT中，gm曲线典型地示出峰值，这是由于gm曲线使用垂直栅极场对电子密度进行调制的操作原理。在常规的金属半导体场效应晶体管(MESFET)中，gm曲线由于它们的操作模式而更加渐变，但是由于沟道中电离杂质的散射增加，电子速度低于HEMT，限制了它们的操作频率。

[0005] 在FET的高功率操作期间，耗散功率转化为热量(“自发热”)。这限制了PA的输出功率、增益以及效率。另外，增加的结温减少了晶体管的寿命。在常规的FET中，结温在电场最高的栅极的漏极端处达到峰值，并且峰值结温随着装置外围(即，栅极宽度)的增加而增加。

发明内容

[0006] 提出了一种具有掩埋栅极结构的FET，其中，掩埋栅极结构仅从侧面接触沟道层。栅极不接触FET的顶表面，并且因此漏极电流仅通过沟道宽度调制来控制。这种独特的结构和操作模式使得能够改善静电、击穿电压以及可靠性，降低漏极电流和寄生电阻，并且抑制表面俘获效应。高频性能、线性度以及自加热特性也可以得到改善。

[0007] 本FET包括基板、生长在基板上的外延沟道层、以及基板的顶表面上的源极电极和漏极电极。该FET的栅极电极包括多个掩埋栅极结构，该结构的顶部在基板的顶表面上方延伸，并且该结构的底部被掩埋到至少等于沟道层中的二维电子气(2DEG)平面的底部的深度(针对HEMT)，或者被掩埋到至少等于沟道层的底部的深度(针对MESFET)，使得掩埋栅极结构仅从沟道层侧接触沟道层。栅极电极还包括在基板的顶表面上方且不与基板的顶表面接触的头部，该头部接触所有掩埋栅极结构的顶部并互连所有掩埋栅极结构。以这种方式，FET的漏极电流通过掩埋栅极结构对沟道层进行横向选通来通过沟道宽度调制来控制。

[0008] 掩埋栅极结构之间的距离(即，“间距(pitch)”)可以根据需要固定或变化，以为FET提供期望的传输特性，诸如期望的阈值电压。本掩埋栅极结构可以与包括HEMT和MESFET的不同类型的FET一起使用。本FET还可以包括在栅极电极与漏极电极之间的至少一个场板，每个场板包括狭缝结构，其中，场板的段沿着平行于栅极电极与漏极电极并在栅极电极与漏极电极之间的线放置。

[0009] 通过参考以下附图、说明书以及权利要求，本发明的这些和其他特征、方面以及优点将变得更好理解。

附图说明

[0010] 图1a和图1b是常规的HEMT的透视图和剖视图。

[0011] 图2a至图2c是根据本发明的FET的透视图、剖视图以及平面图。

[0012] 图3是根据本发明的FET的一个可能实施方式的透视图，FET在掩埋栅极结构之间采用不同的间距。

[0013] 图4a和图4b是根据本发明的FET的透视图和剖视图，FET在栅极头部与基板的顶部之间具有和不具有介电材料。

[0014] 图5是示出根据本发明的针对FET的侧凹部(side recess)特征的平面图。

[0015] 图6a和图6b是根据本发明的包括场板的FET的平面图和剖视图。

[0016] 图7a、图7b以及图7c是示出本栅极结构应当被掩埋的深度的不同FET类型的剖视图。

具体实施方式

[0017] 在图1a和图1b中示出了常规的FET的示例性实施方式，并且在图2a至图2c中示出了根据本发明的具有掩埋栅极结构的FET的实施方式。尽管本文描述的掩埋栅极布置可以应用于包括MESFET和金属绝缘体半导体FET(MISFET)的其他FET类型，但是在所示的示例中描绘了HEMT。在图1a和图1b所示的常规的平面HEMT中，已经在基板16上生长了缓冲层(buffer layer)10、沟道层(channel layer)12以及顶部势垒层(top barrier layer)14。源极电极18和漏极电极20以及T栅极22在基板的顶表面上。注意，如本文所使用的，基板的“顶表面”是指已经在基板上生长的最上面的外延层的表面。在操作中(图1b所示)，在导通状态下，施加到T栅极的电压产生垂直电场，该垂直电场影响沟道层12的耗尽，从而控制源极电极与漏极电极之间的电流流动。漏极电流由电子密度调制控制，电子在T栅极22的脚下流动。该常规设计的一个缺点是，在关断状态下，由于源极-漏极穿通，当源极-漏极电压高时可能有泄漏电流。

[0018] 在图2a至图2c中示出了具有掩埋栅极结构的FET的一个可能实施方式。在该示例性实施方式中，FET是HEMT，其中，漏极电流经由沟道层内的2DEG平面承载。HEMT包括基板30、外延缓冲层32、外延沟道层内的2DEG平面34、外延顶部势垒层36以及基板的顶表面上的源极电极38和漏极电极40。然而，代替如图1a和图1b所示的在基板表面上的T栅极电极，这里的栅极电极包括多个掩埋栅极结构42，该结构的顶部在基板的顶表面上方延伸，并且该结构的底部被掩埋到至少等于2DEG平面34的底部的深度。栅极电极还包括在基板的顶表面上方且不与基板的顶表面接触的头部44，该头部44接触并互连所有掩埋栅极结构。因此，掩埋栅极结构42仅从侧面接触2DEG平面34。当如此布置时，FET的漏极电流通过掩埋栅极结构
42对2DEG平面34进行横向选通来通过沟道宽度调制来控制。现在，如图2b所示，导通状态下的漏极电流通过沟道宽度调制来控制，并且由于掩埋栅极在2DEG平面34下横向延伸了耗尽区域(depletion region)，因此装置在关断状态下表现出优异的静电隔离。

[0019] 在图2c中示出了图2a和图2b所示的HEMT的俯视图；为了清楚起见，栅极头部44未示出。这里，电子在掩埋栅极结构42之间流动，沟道的宽度(Wch)由通过掩埋栅极结构42的侧面引发的耗尽46和相邻掩埋栅极结构之间的间距(“Pg-g”)控制。优选的纳米尺度的平行沟道通过空间上分布热源来减少大信号操作期间的自加热。

[0020] 当FET是如图2a至图2c所示的HEMT时，沟道层包括2DEG平面。针对这种类型的FET，掩埋栅极结构42的底部应当被至少掩埋到2DEG平面的底部。由于2DEG平面仅占据沟道层的上部，因此栅极结构的底部可以在沟道层内，或者甚至在缓冲层32中。

[0021] 掩埋栅极结构应被掩埋的深度取决于装置类型。如上所述，针对HEMT，栅极结构的底部应被掩埋到至少等于沟道层中的载流2DEG平面的底部的深度。如果装置是MESFET，则掩埋栅极结构可以被掩埋到至少等于沟道层的底部的深度。通常，掩埋栅极结构必须被掩埋足够深，使得它们仅从沟道层侧接触沟道层的载流部，使得FET的漏极电流通过掩埋栅极结构对载流层进行横向选通来通过沟道宽度调制来控制。

[0022] 如上所述，采用如本文所述的掩埋栅极结构的FET通过横向选通沟道层，经由沟道宽度调制来控制漏极电流。在沟道下横向延伸的耗尽区域在关断状态下增强了静电隔离，并降低了漏极电流和漏极引致势垒降低(DIBL)；它还降低了导通状态下的输出电导，从而改善了晶体管增益。由于源极和漏极接触宽度比有效沟道宽度宽，因此有效的源极电阻和漏极电阻非常小(约为平面HEMT的1/5)，从而降低了膝电压。另外，在基板30的顶部与头部44之间没有接触抑制了在大信号操作期间的电子俘获效应，并且消除了逆压电效应。

[0023] 掩埋栅极结构可以具有多种形状中的任何一种。例如，如图2a至图2c所示，结构可以是圆柱形的。它们也可以例如是矩形的(如以下讨论的图3、图4a、图4b以及图5所示)，或任何其他合适的形状。

[0024] 如图2a所示，尽管不是必需的，但是多个掩埋栅极结构42可以沿着平行于源极电极与漏极电极并在源极电极与漏极电极之间的线放置。在该示例中，结构沿着所述线均匀地间隔开(即，掩埋栅极具有固定间距)。由于诸如阈值电压的FET特性随着间距而变化，因此可以根据需要选择固定间距，以实现期望的性能特性。

[0025] 掩埋栅极结构也可以被制造为使得间距不是固定的，而是从一对相邻掩埋栅极结构到另一对相邻掩埋栅极结构变化。这在图3中示出，图3描绘了根据本发明的栅极电极。栅极电极包括多个掩埋栅极结构50，该结构的顶部在基板52的顶表面上方延伸，并且该结构的底部被掩埋到如上所述的深度。栅极电极还包括在基板的顶表面上方且不与基板的顶表面接触的头部56，该头部56接触并互连所有掩埋栅极结构50。

[0026] 在该示例中，掩埋栅极结构50是矩形的，并且不沿着平行于源极电极与漏极电极并在源极电极与漏极电极之间的线放置。另外，掩埋栅极结构50之间的间距不是恒定的。例如，结构58与结构60之间的距离不同于结构60和结构62之间的距离。以这种方式改变间距可以用于为FET提供期望的传输特性。例如，可以选择掩埋栅极结构之间的间隔，使得当重叠时，获得期望的I-V曲线、跨导(gm)及其导数(gm2和gm3)和/或阈值电压(Vth)。掩埋栅极结构优选使用电子束光刻来制造，这使得能够极其精确地控制结构的尺寸和它们之间的间距。

[0027] 如上所述，根据本发明的FET可以是HEMT，在这种情况下，沟道层包括2DEG沟道层，并且掩埋栅极结构被掩埋到至少等于2DEG平面的底部的深度。如图4a所示的透视图和剖视图所示，2DEG沟道层也可以是多层2DEG沟道。掩埋栅极部70被掩埋在基板74上的外延缓冲层72中。多层2DEG沟道76在缓冲层72与顶部势垒层78之间，并且栅极电极头部80互连掩埋栅极部70。在该示例性实施方式中有三个2DEG层，尽管针对给定应用根据需要可以有更多或更少的层。多层2DEG沟道用于增加针对FET的电流密度和可实现的输出功率(Pout)，同时利用2DEG的高速特性实现高频性能，而不增加装置占地面积。如图4a所示，沟道层被掩埋栅极结构从侧面耗尽。

[0028] 如图4a所示，基板的顶部与栅极电极头部80的底部之间的间隙82可以简单地是充满空气的空隙。可选地，如图4b所示，该间隙可以用诸如SiN、SiO2或BCB的介电材料84填充。如果使用介电材料，则它应当足够厚，使得头部80不会经由垂直栅极场(通过电介质)来调制FET电流。当与头部相关联的电容(表示为Ch)远低于横向结电容(在图4b中表示为Cj)时，实现了该情形。电容Ch由下式给出：

[0029] Ch＝(介电材料的介电常数)×Lg×Wch/(介电材料的厚度)。

[0030] 当Ch<0.1×Cj时，即当Ch小于Cj的10％时，介电材料层足够厚。

[0031] 图5是具有如本文所述的掩埋栅极结构的FET的另一可能实施方式的平面图。这里，栅极电极90包括位于源极电极96与漏极电极98之间的栅极头部92和矩形掩埋栅极结构94。施加到栅极头部92的电压控制沟道层的横向耗尽100，从而影响漏极电极与源极电极之间的电流流动102。

[0032] 如图5所示，侧凹部(side recess)或植入隔离104可以包括在邻近掩埋栅极结构94中，并且优选在掩埋栅极结构的源极侧。这些凹部或植入结构减少了寄生栅极-源极电容，这改善了FET的频率性能。

[0033] 根据本发明的FET还可以包括在栅极电极与漏极电极之间的至少一个场板，每个场板包括“狭缝”结构，在狭缝结构中，场板被分成多个段。在图6a和图6b中示出了典型的实施方式。如前所述，多个掩埋栅极结构110位于源极电极112与漏极电极114之间。这里，场板的段116沿着平行于栅极电极与漏极电极并在栅极电极与漏极电极之间的线放置，段117的顶部在基板118的顶表面上方延伸，并且段120的底部被掩埋到至少等于沟道层的底部的深度。与掩埋栅极结构一样，场板段还包括在基板的顶表面上方且不与基板的顶表面接触的场板头部122(图6a中未示出)，该场板头部122接触并互连场板的所有掩埋段，使得段一起用作单个场板。如本文所述，具有狭缝结构的场板改善了FET的击穿电压和动态导通电阻。场板段之间的间距优选地不同于掩埋栅极结构的间距；这用于降低栅极的漏极端处的电场强度；从而减轻了上述一些与场强相关的问题。

[0034] 实际上，由源极、漏极以及掩埋栅极结构110形成的FET用作第一FET，并且场板段116用作与第一FET串联连接的第二FET的栅极电极。如上所述，掩埋栅极结构110之间的间隔影响整个装置的阈值电压。然而，可以选择场板段116之间的间隔以为第二FET提供期望的阈值电压。狭缝场板通常连接到栅极电极或源极电极。

[0035] 掩埋栅极结构可以由包括例如金属(诸如Pt、Ni、Au)、p型半导体(p型NiO材料、p型GaN材料、p型CuS材料)或包括栅极电介质和金属(诸如Al2O3/Pt、HfO2/Pt)的叠层的多种不同的材料制成。掩埋栅极材料可以使用例如原子层沉积(ALD)来沉积。如果使用p型半导体材料，则提供常关操作(零栅极偏置时无漏极电流)，这针对功率开关应用是优选的。

[0036] 如上所述，本FET结构可以用于形成例如HEMT或MESFET。可以采用本文描述的装置结构的HEMT可以由基板和外延层材料的各种组合形成。下面列出了几种可行的材料组合；其他组合也可以是可行的。

[0037] 1.在SiC、Si、GaN、AlN、蓝宝石或金刚石基板上的AlGaN势垒/GaN沟道/GaN或AlGaN缓冲

[0038] 2.在GaA基板上的AlGaA势垒/InGaA沟道/GaA或AlGaA缓冲

[0039] 3.在InP基板上的InAlA势垒/InGaA沟道/InP或InAlA缓冲

[0040] 4.在Ga2O3基板上的(AlGa)2O3势垒/Ga2O3沟道/Ga2O3缓冲

[0041] 本装置结构也可以是MESFET的特征，其通常包括基板上的外延缓冲层和缓冲层上的外延沟道层。采用本文描述的装置结构的MESFET可以由基板和外延层材料的各种组合形成。下面列出了几种可行的材料组合；其他组合也可以是可行的。

[0042] 1.在SiC、Si、GaN、AlN、蓝宝石或金刚石基板上的N型GaN沟道/GaN或AlGaN缓冲[0043] 2.在GaA基板上的N型GaA沟道/GaA或AlGaN缓冲

[0044] 3.在InP基板上的N型InGaA沟道/InP或InAlA缓冲

[0045] 4.在Ga2O3基板上的N型Ga2O3沟道/Ga2O3缓冲

[0046] 由于GaN/AlGaN的高带隙和击穿特性以及对强电场的鲁棒反应，因此GaN/AlGaN是针对高功率RF应用的优选材料系统。

[0047] 如上所述，本栅极结构的底部被掩埋到至少等于沟道层中的二维电子气(2DEG)平面的底部的深度(针对HEMT)，或者被掩埋到至少等于沟道层的底部的深度(针对MESFET)，使得掩埋栅极结构仅从沟道层侧接触沟道层。这在图7a和图7b中示出。在图7a中示出了HEMT。这里，缓冲层130、沟道层132以及顶部势垒层134在基板136上，沟道层132包括2DEG平面138。栅极电极140包括头部142和掩埋部144。针对这种装置类型，栅极电极140的底部被掩埋到至少等于2DEG平面138的底部的深度。

[0048] 在图7b中示出了MESFET。这里，缓冲层150和沟道层152在基板154上。栅极电极156包括头部158和掩埋部160。针对这种装置类型，栅极电极156的底部被掩埋到至少等于沟道层152的底部的深度。

[0049] 可以采用本掩埋栅极结构的另一种类型的FET是包括一个或多个二维半导体层的FET。这些原子厚度的层可以包括诸如石墨烯、MoS2、黑磷、MoSe2以及WSe2的材料。这种FET可以具有单个或多个二维半导体层。在图7c中示出了这种FET的示例性实施方式。这里，装置包括四个二维半导体层170、172、174以及176，该四个二维半导体层170、172、174以及176彼此分开并与具有介电层178的基板180分开；另一介电层178优选在最上面的二维半导体层176上。如前所述，栅极电极182包括头部184和掩埋栅极结构186。针对这种类型的FET，“沟道层的载流部”是指所有的二维半导体层，使得栅极结构的底部应当被掩埋到至少等于最下面二维半导体层170的底部的深度。当如此布置时，掩埋栅极结构仅从二维半导体层的侧面接触二维半导体层，使得FET的漏极电流通过所述掩埋栅极结构对二维半导体层进行横向选通来通过沟道宽度调制来控制。

[0050] 本文描述的本发明的实施方式是示例性的，并且可以容易地设想许多修改、变化以及重新布置以实现基本上等效的结果，所有这些都旨在被包括在如所附权利要求中限定的本发明的精神和范围内。

标题	发布/更新时间	阅读量
一种四相正弦波电励磁双凸极电机	2020-05-08	92
一种用于焦化煤气鼓风机的电源应急系统及其方法	2020-05-08	791
一种城镇道路地下塌陷自动预警监控装置系统	2020-05-08	413
一种BMS充放电控制电路、方法和电子设备	2020-05-08	705
一种异步电机能量平衡电路及方法	2020-05-08	457
DAC版图结构和电阻分压式DAC	2020-05-08	591
一种非掺杂白光发光层串联有机电致发光器件及其制作方法	2020-05-08	762
一种基于秩一分解和神经网络的图像复原方法	2020-05-11	259
可编程稳压器	2020-05-11	90
二氧化碳和/或硫化氢检测系统和方法及其应用	2020-05-08	1017

具有掩埋栅极结构的FET

具有掩埋栅极结构的FET

技术领域

背景技术

发明内容

附图说明

具体实施方式

该功能需要专业版企业版VIP权限，您可以：