集成电路及集成电路的一输入输出接口的测试方法专利检索-接口电脑零配件专利检索查询-专利查询网

集成电路及集成电路的一输入输出 接口的测试方法

阅读：389发布：2023-02-06

专利汇可以提供集成电路及集成电路的一输入输出接口的测试方法专利检索，专利查询，专利分析的服务。并且本揭露提供一种集成电路及集成电路的一输入输出接口的测试方法。输入输出接口包含一第一输入输出电路及一第二输入输出电路。测试方法包含以下步骤。在一第一周期中，第一输入输出电路依据一第一时脉输入信号产生一第一时脉输出信号。在一第一周期中，使用第一时脉输出信号控制第二输入输出电路，使第二输入输出电路依据一第一数据输入信号产生一第一数据输出信号。在一第一周期中，比较第一数据输入信号及第一数据输出信号以判断第二输入输出电路是否正常操作。，下面是集成电路及集成电路的一输入输出接口的测试方法专利的具体信息内容。

权利要求

1.一种集成电路，其特征在于，包含：
一输入输出接口，包含一第一输入输出电路及一第二输入输出电路；以及一控制电路，产生一第一时脉输入信号及一第一数据输入信号；
其中当该集成电路操作在一第一周期时，
该第一输入输出电路依据该第一时脉输入信号产生一第一时脉输出信号；
该第二输入输出电路于该第一时脉输出信号的控制下操作，并依据该第一数据输入信号产生一第一数据输出信号；以及
该控制电路比较该第一数据输入信号及该第一数据输出信号以判断该第二输入输出电路是否正常操作。
2.如权利要求1所述的集成电路，其特征在于，该第一输入输出电路及该第二输入输出电路各包含：
一多工器；
一传送端缓冲器，耦接至该多工器；
一接收端缓冲器，耦接至该传送端缓冲器；以及
一解多工器，耦接至该接收端缓冲器。
3.如权利要求2所述的集成电路，其特征在于，在该第一周期，
该第一输入输出电路的该多工器于一取样时脉信号的控制下操作，并依据该第一时脉输入信号产生一第一多工信号；
该第一输入输出电路的该传送端缓冲器依据该第一多工信号产生一第一信号；以及该第一输入输出电路的该接收端缓冲器依据该第一信号产生该第一时脉输出信号。
4.如权利要求3所述的集成电路，其特征在于，在该第一周期，
该第二输入输出电路的该多工器于该取样时脉信号的控制下操作，并依据该第一数据输入信号产生一第二多工信号；
该第二输入输出电路的该传送端缓冲器依据该第二多工信号产生一第二信号；
该第二输入输出电路的该接收端缓冲器依据该第二信号产生一第三信号；以及该第二输入输出电路的该解多工器于该第一时脉输出信号的控制下操作，并依据该第三信号产生该第一数据输出信号。
5.如权利要求4所述的集成电路，其特征在于，更包含：
一缓冲器；
其中在该第一周期，该缓冲器依据该第一时脉输出信号产生一第一缓冲时脉输出信号，该第二输入输出电路的该解多工器于该第一缓冲时脉输出信号的控制下操作，并依据该第三信号产生该第一数据输出信号。
6.如权利要求2所述的集成电路，其特征在于，当该集成电路操作在一第二周期时，该第二输入输出电路依据该控制电路所产生的一第二时脉输入信号产生一第二时脉输出信号；
该第一输入输出电路于该第二时脉输出信号的控制下操作，并依据该控制电路所产生的一第二数据输入信号产生一第二数据输出信号；及
该控制电路比较该第二数据输入信号及该第二数据输出信号以判断该第一输入输出电路是否正常操作。
7.如权利要求6所述的集成电路，其特征在于，在该第二周期，
该第二输入输出电路的该多工器于一取样时脉信号的控制下操作，并依据该第二时脉输入信号产生一第三多工信号；
该第二输入输出电路的该传送端缓冲器依据一第三多工信号产生一第四信号；以及该第二输入输出电路的该接收端缓冲器依据该第四信号产生该第二时脉输出信号。
8.如权利要求7所述的集成电路，其特征在于，在该第二周期，
该第一输入输出电路的该多工器于该取样时脉取信号的控制下操作，并依据该第二数据输入信号产生一第四多工信号；
该第一输入输出电路的该传送端缓冲器依据该第四多工信号产生一第五信号；
该第一输入输出电路的该接收端缓冲器依据该第五信号产生一第六信号；以及该第一输入输出电路的该解多工器于该第二时脉输出信号的控制下操作，并依据该第六信号产生该第二数据输出信号。
9.如权利要求8所述的集成电路，其特征在于，更包含：
一缓冲器；
其中在该第二周期，该缓冲器依据该第二时脉输出信号产生一第二缓冲时脉输出信号，该第一输入输出电路的该解多工器于该第二缓冲时脉输出信号的控制下操作，并依据该第六信号产生该第二数据输出信号。
10.如权利要求1所述的集成电路，其特征在于，该控制电路包含：
一控制器，用以产生该第一时脉输入信号、该第一数据输入信号以及一控制信号；以及一比较器，用以接收该控制信号；
其中当控制信号指示该集成电路操作在该第一周期时，该控制器将该第一时脉输入信号输出到该第一输入输出电路，该控制器将该第一数据输入信号输出到该第二输入输出电路，且该比较器比较该第一数据输入信号与该第二输入输出电路产生的该第一数据输出信号以判断该第二输入输出电路是否正常操作。
11.如权利要求6所述的集成电路，其特征在于，该控制电路包含：
一控制器，用以产生该第二时脉输入信号、该第二数据输入信号以及一控制信号；以及一比较器，用以接收该控制信号；
其中当控制信号指示该集成电路操作在该第二周期时，该控制器将该第二时脉输入信号输出到该第二输入输出电路，该控制器将该第二数据输入信号输出到该第一输入输出电路，且该比较器比较该第二数据输入信号与该第一输入输出电路产生的该第二数据输出信号以判断该第一输入输出电路是否正常操作。
12.如权利要求1所述的集成电路，其特征在于，该集成电路为一双倍数据率同步动态随机存取存储器。
13.一种集成电路的一输入输出接口的测试方法，其特征在于，该输入输出接口包含一第一输入输出电路及一第二输入输出电路，该测试方法包含：
在一第一周期：
该第一输入输出电路依据一第一时脉输入信号产生一第一时脉输出信号；
使用该第一时脉输出信号控制该第二输入输出电路，使该第二输入输出电路依据一第一数据输入信号产生一第一数据输出信号；以及比较该第一数据输入信号及该第一数据输出信号以判断该第二输入输出电路是否正常操作。
14.如权利要求13所述的集成电路的一输入输出接口的测试方法，其特征在于，该第一输入输出电路包含一多工器、一传送端缓冲器、一接收端缓冲器及一解多工器，其中产生该第一时脉输出信号的步骤包含：
使用一取样时脉信号控制该第一输入输出电路的该多工器，使该第一输入输出电路的该多工器依据该第一时脉输入信号产生一第一多工信号；
依据该第一多工信号使用该第一输入输出电路的该传送端缓冲器产生一第一信号；以及
依据该第一信号使用该第一输入输出电路的该接收端缓冲器产生该第一时脉输出信号。
15.如权利要求14所述的集成电路的一输入输出接口的测试方法，其特征在于，该第二输入输出电路包含一多工器、一传送端缓冲器、一接收端缓冲器及一解多工器，其中产生该第一数据输出信号的步骤包含：
使用该取样时脉信号控制该第二输入输出电路的该多工器，使该第二输入输出电路的该多工器依据该第一数据输入信号产生一第二多工信号；
依据该第二多工信号使用该第二输入输出电路的该传送端缓冲器产生一第二信号；
依据该第二信号使用该第二输入输出电路的该接收端缓冲器产生一第三信号；以及使用该第一时脉输出信号控制该第二输入输出电路的该解多工器，使该第二输入输出电路的该解多工器依据该第三信号产生该第一数据输出信号。
16.如权利要求15所述的集成电路的一输入输出接口的测试方法，其特征在于，该集成电路更包含一缓冲器，该测试方法更包含：
依据该第一时脉输出信号使用该缓冲器产生一第一缓冲时脉输出信号；
其中依据该第三信号产生该第一数据输出信号的步骤包含：
使用该第一缓冲时脉输出信号控制该第二输入输出电路的该解多工器，使该第二输入输出电路的该解多工器依据该第三信号产生该第一数据输出信号。
17.如权利要求13所述的集成电路的一输入输出接口的测试方法，其特征在于，在一第二周期，
该第二输入输出电路依据一第二时脉输入信号产生一第二时脉输出信号；
使用该第二时脉输出信号控制该第一输入输出电路，使该第一输入输出电路依据一第二数据输入信号产生一第二数据输出信号；以及
比较该第二数据输入信号及该第二数据输出信号以判断该第一输入输出电路是否正常操作。
18.如权利要求17所述的集成电路的一输入输出接口的测试方法，其特征在于，该第一输入输出电路包含一多工器、一传送端缓冲器、一接收端缓冲器及一解多工器，其中产生该第二数据输出信号的步骤包含：
使用一取样时脉信号控制该第二输入输出电路的该多工器，使该第二输入输出电路的该多工器依据该第二时脉输入信号产生一第三多工信号；
依据该第三多工信号使用该第二输入输出电路的该传送端缓冲器产生一第四信号；以及
依据该第四信号使用该第二输入输出电路的该接收端缓冲器产生该第二时脉输出信号。
19.如权利要求18所述的集成电路的一输入输出接口的测试方法，其特征在于，该第二输入输出电路包含一多工器、一传送端缓冲器、一接收端缓冲器及一解多工器，其中产生该第二数据输出信号的步骤包含：
使用该取样时脉信号控制该第一输入输出电路的该多工器，使该第一输入输出电路的该多工器依据该第二数据输入信号产生一第四多工信号；
依据该第四多工信号使用该第一输入输出电路的该传送端缓冲器产生一第五信号；
依据该第五信号使用该第一输入输出电路的该接收端缓冲器产生一第六信号；以及使用该第二时脉输出信号控制该第一输入输出电路的该解多工器，使该第一输入输出电路的该解多工器依据该第六信号产生该第二数据输出信号。
20.如权利要求19所述的集成电路的一输入输出接口的测试方法，其特征在于，该集成电路更包含一缓冲器，该测试方法更包含：
依据该第二时脉输出信号使用该缓冲器产生一第二缓冲时脉输出信号；
其中依据该第六信号产生该第二数据输出信号的步骤包含：
使用该第二缓冲时脉输出信号控制该第一输入输出电路的该解多工器，使该第一输入输出电路的该解多工器依据该第六信号产生该第二数据输出信号。

说明书全文

集成电路及集成电路的一输入输出 接口的测试方法

【技术领域】

[0001] 本揭露是有关于一种集成电路及集成电路的输入输出接口的测试方法。【背景技术】

[0002] 集成电路的输入输出接口通常包含多个输入输出电路，在测试输入输出接口的每一个输入输出电路是否正常操作时，通常会使用环回测试(loopback test)，也就是将从输入输出电路的输出端(即传送端)所输出的信号再送回输入输出电路的输入端(即接收端)当作输入信号。之后，比较输入输出电路经由传送端所输出的信号与输入输出电路经由接收端所输入的信号是否相同，以判断输入输出电路是否正常操作。然而，输入输出电路的信号经过传送端再经过接收端之后，可能会产生延迟，因此输入输出电路的接收端的时脉信号必须也要延迟才能产生正确的数据信号，才能正确判断输入输出电路是否正常操作。现有的做法是将输入输出电路的传送端的时脉信号经过补偿元件(如缓冲器)以产生延迟后的时脉信号以作为输入输出电路的接收端的时脉信号。然而，因为制程的变异，集成电路可能会有不同的延迟值，在不同的制程角(Process corners)(例如快快角(FF corner)或者慢慢角(SS corner))会有不同的延迟。因此，很难决定适当的补偿值以确保各种制程的集成电路的输入输出电路都能产生正确的数据信号，来正确地判断输入输出电路是否正常操作。在本领域中，有必要提供一种集成电路及集成电路的输入输出接口的测试方法，以解决不同的制程所导致的无法正确地决定时脉信号的延迟值而无法产生正确的数据信号以判断输入输出电路是否正常操作的情形。【发明内容】

[0003] 根据本揭露的一实施例，提供一种集成电路，包含一输入输出接口以及一控制电路。输入输出接口包含一第一输入输出电路及一第二输入输出电路。控制电路产生一第一时脉输入信号及一第一数据输入信号。其中当集成电路操作在一第一周期时，第一输入输出电路依据第一时脉输入信号产生一第一时脉输出信号，第二输入输出电路于第一时脉输出信号的控制下操作，并依据第一数据输入信号产生一第一数据输出信号。控制电路比较第一数据输入信号及第一数据输出信号以判断第二输入输出电路是否正常操作。

[0004] 根据本揭露的另一实施例，提供一种集成电路的一输入输出接口的测试方法。输入输出接口包含一第一输入输出电路及一第二输入输出电路。测试方法包含以下步骤。在一第一周期中，第一输入输出电路依据一第一时脉输入信号产生一第一时脉输出信号。在一第一周期中，使用第一时脉输出信号控制第二输入输出电路，使第二输入输出电路依据一第一数据输入信号产生一第一数据输出信号。在一第一周期中，比较第一数据输入信号及第一数据输出信号以判断第二输入输出电路是否正常操作。

[0005] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】

[0006] 图1A-1B所示为依据本揭露一实施例的集成电路的示意图。

[0007] 图2所示为依据本揭露一实施例的集成电路的输入输出接口的测试方法的流程图。

[0008] 图3所示为依据本揭露一实施例的集成电路的示意图。

[0009] 图4A所示为集成电路在第一周期的操作的示意图。

[0010] 图4B所示为集成电路在第二周期的操作的示意图。

[0011] 图5A及图5B所示为依据本揭露一实施例的集成电路分别操作在第一周期及在的二周期的示意图。

[0012] 图6所示为使用额外的时脉树架构产生作为输入输出电路的时脉信号的集成电路的示意图。【具体实施方式】

[0013] 请同时参照图1A-1B及图2，图1A-1B所示为依据本揭露一实施例的集成电路100的示意图。图2所示为依据本揭露一实施例的集成电路的输入输出接口的测试方法的流程图。如图1A-1B所示，集成电路100包含一输入输出接口110以及一控制电路120。输入输出接口
110包含一输入输出电路112及一输入输出电路114。控制电路120产生一时脉输入信号SCI1、一时脉输入信号SCI2、一数据输入信号SDI1以及一数据输入信号SDI2。在本揭露中，测试集成电路的输入输出电路的时候，是使用环回测试(loopback test)，因此，在本揭露的测试方法中，输入输出电路112及输入输出电路114的输出端会耦接到输入输出电路112及输入输出电路114的输入端。

[0014] 如图2所示，集成电路的输入输出接口的测试方法可分为第一周期P1以及第二周期P2。第一周期P1包含步骤S210～S230。在步骤S210中，输入输出电路112依据时脉输入信号SCI1产生一时脉输出信号SCO1。在步骤S220中，使用时脉输出信号SCO1控制输入输出电路114，使输入输出电路114依据数据输入信号SDI1产生一数据输出信号SDO1。在步骤S230中，控制电路120比较数据输入信号SDI1及数据输出信号SDO1以判断输入输出电路114是否正常操作。第二周期P2包含步骤S240～S260。在步骤S240中，输入输出电路114依据时脉输入信号SCI2产生一时脉输出信号SCO2。在步骤S250中，使用时脉输出信号SCO2控制输入输出电路112，使输入输出电路112依据数据输入信号SDI2产生一数据输出信号SDO2。在步骤S260中，控制电路120比较数据输入信号SDI2及数据输出信号SDO2以判断输入输出电路112是否正常操作。

[0015] 也就是说，当集成电路100操作在第一周期P1时，使用输入输出电路112产生的时脉输出信号控制输入输出电路114，而使输入输出电路114来产生数据输出信号，并据以判断输入输出电路114是否正常操作。而集成电路100操作在第二周期P2时，使用输入输出电路114产生的时脉输出信号控制输入输出电路112，而使输入输出电路112产生数据输出信号，并据以判断输入输出电路112是否正常操作。在本揭露的测试方法中，由于使用一输入输出电路来产生另一输入输出电路的时脉输出信号，可不须要额外的时脉电路来产生时脉信号。并且，因为由一输入输出电路产生的时脉输出信号以及由另一输入输出电路产生的数据输出信号应会有相同时间的延迟，可避免因为时脉输出信号与数据输出信号之间的延迟值不同而无法使用输入输出电路产生正确的数据输出信号，更可避免无法依据输入输出电路产生的数据输出信号判断输入输出电路是否正常操作的情形。

[0016] 以下兹举一例以详细说明本揭露的集成电路的输入输出接口的测试方法。请参照图3，图3所示为依据本揭露一实施例的集成电路200的示意图。在此实施例中，集成电路200例如为一系统芯片端的双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR DRAM)控制电路。集成电路200包含一输入输出接口210以及一控制电路220。输入输出接口210包含多个输入输出电路I/O1、I/O2、…、I/On。控制电路220包含一控制器222以及一比较器224。控制器222用以产生时脉输入信号SCI1、时脉输入信号SCI2、数据输入信号SDI1、数据输入信号SDI2以及一控制信号Sc(绘示于第4A-4B图中)。多个输入输出电路I/O1、I/O2、…、I/On的每一个输入输出电路包含一多工器MUX、一传送端缓冲器Txb、一接收端缓冲器Rxb以及一解多工器DEMUX。传送端缓冲器Txb耦接至多工器MUX。接收端缓冲器Rxb耦接至解多工器DEMUX。由于在本揭露的测试方法中使用环回测试，因此在执行环回测试时，每一个输入输出电路的接收端缓冲器Rxb分别耦接至每一个输入输出电路的传送端缓冲器Txb。又如图3所示，可由致能信号TXEN、RXEN控制传送端缓冲器Txb以及接收端缓冲器Rxb之间的数据连接。例如在执行环回测试时，控制器222将致能信号TXEN与致能信号RXEN设为1，使传送端缓冲器Txb以及接收端缓冲器Rxb皆为开启的状态，让接收端缓冲器Rxb直接接收传送端缓冲器Txb的信号而不从外部接收信号。

[0017] 在此实施例中，可将集成电路的输入输出接口的多个输入输出电路I/O1、I/O2、…、I/On分为两组输入输出电路，以分别在第一周期P1中测试第一组输入输出电路，并在第二周期P2中测试第二组输入输出电路。控制信号Sc(绘示于第4A-4B图中)用于指示集成电路200操作在第一周期P1或第二周期P2。

[0018] 请参照图4A及图4B说明集成电路200分别在第一周期P1和第二周期P2的操作。为方便描述说明，在图4A及图4B中，仅绘示输入输出电路212以及输入输出电路214，实际上输入输出电路212可代表输入输出接口210中所有第一组输入输出电路的任一者，其余第一组输入输出电路的操作与输入输出电路212相同。输入输出电路214可代表输入输出接口210中所有第二组输入输出电路的任一者，其余第二组输入输出电路的操作与输入输出电路214相同。

[0019] 在第一周期P1中，如图4A所示，控制器222提供时脉输入信号SCI1到输入输出电路212的多工器MUX，并提供数据输入信号SDI1到输入输出电路214的多工器MUX，控制器222并提供控制信号Sc及数据输入信号SDI1到比较器224。输入输出电路212的多工器MUX于一取样时脉信号Scs(取样时脉信号Scs例如是由控制电路220所提供)的控制下操作，并依据时脉输入信号SCI1产生一多工信号SM1。输入输出电路212的传送端缓冲器Txb依据多工信号SM1产生一缓冲后的信号S1。由于在本揭露的测试方法中使用环回测试，因此输入输出电路212的接收端缓冲器Rxb会耦接至输入输出电路212的传送端缓冲器Txb。输入输出电路212的接收端缓冲器Rxb依据信号S1产生时脉输出信号SCO1。

[0020] 另一方面，在第一周期P1中，控制器222提供时脉输入信号SCI1到输入输出电路212的多工器MUX的同时，控制器222也会提供数据输入信号SDI1到输入输出电路214的多工器MUX，输入输出电路214的多工器MUX也于取样时脉信号Scs的控制下操作，并依据数据输入信号SDI1产生一多工信号SM2。输入输出电路214的传送端缓冲器Txb依据多工信号SM1产生一缓冲后的信号S2。输入输出电路214的接收端缓冲器Rxb依据信号S2产生一缓冲后的信号S3。输入输出电路214的解多工器DEMUX会接收输入输出电路212的接收端缓冲器Rxb所产生的时脉输出信号SCO1，并于时脉输出信号SCO1的控制下操作，而依据信号S3产生数据输出信号SDO1。之后，比较器224依据指示集成电路200操作在第一周期P1的控制信号Sc比较数据输入信号SDI1与输入输出电路214产生的数据输出信号SDO1以判断输入输出电路214是否正常操作。在此实施例中，输入输出电路212可包含解多工器DEMUX(如图中以虚线表示)。

[0021] 在此实施例中，因为由输入输出电路212产生的时脉输出信号SCO1，是经由一个多工器MUX、一个传送端缓冲器Txb及一个接收端缓冲器Rxb而产生，而信号S3也是经由一个多工器MUX、一个传送端缓冲器Txb及一个接收端缓冲器Rxb产生，因此时脉输出信号SCO1与信号S3会有大约相同的时间延迟，可避免作为输入输出电路214的解多工器DEMUX的时脉输出信号SCO1与信号S3之间的延迟值不同而无法产生正确的数据输出信号SDO1的情形，更可避免不正确的数据输出信号SDO1导致无法判断输入输出电路214是否正常操作的情形。

[0022] 又如图4B所示，在第二周期P2中，控制器222提供时脉输入信号SCI2到输入输出电路214的多工器MUX，并提供数据输入信号SDI2到输入输出电路212的多工器MUX，控制器222并提供控制信号Sc及数据输入信号SDI2到比较器224。输入输出电路214的多工器MUX于取样时脉信号Scs的控制下操作，并依据时脉输入信号SCI2产生一多工信号SM3。输入输出电路214的传送端缓冲器Txb依据多工信号SM3产生一缓冲后的信号S4。输入输出电路214的接收端缓冲器Rxb依据信号S4产生时脉输出信号SCO2。

[0023] 而在第二周期P2中，控制器222提供时脉输入信号SCI2到输入输出电路214的多工器MUX的同时，控制器222也会提供数据输入信号SDI2到输入输出电路212的多工器MUX，输入输出电路212的多工器MUX也于取样时脉信号Scs的控制下操作，并依据数据输入信号SDI2产生一多工信号SM4。输入输出电路212的传送端缓冲器Txb依据多工信号SM4产生一缓冲后的信号S5。输入输出电路212的接收端缓冲器Rxb依据信号S5产生一缓冲后的信号S6。输入输出电路212的解多工器DEMUX会接收输入输出电路214的接收端缓冲器Rxb所产生的时脉输出信号SCO2，并于时脉输出信号SCO2的控制下操作，而依据信号S6产生数据输出信号SDO2。之后，比较器224依据指示集成电路200操作在第二周期P2的控制信号Sc比较数据输入信号SDI2与输入输出电路212产生的数据输出信号SDO2以判断输入输出电路212是否正常操作。在此实施例中，输入输出电路214可包含解多工器DEMUX(如图中以虚线表示)。

[0024] 因此，在此实施例中，由输入输出电路214产生的时脉输出信号SCO2与信号S6都是经由一个多工器MUX、一个传送端缓冲器Txb及一个接收端缓冲器Rxb而产生，而会有大约相同的时间延迟，故可避免输入输出电路212的解多工器DEMUX的时脉输出信号SCO2与信号S6之间的延迟值不同而无法产生正确的数据输出信号SDO2的情形，更可避免不正确的数据输出信号SDO2导致无法判断输入输出电路212是否正常操作的情形发生。

[0025] 在此实施例中，将集成电路的输入输出接口的多个输入输出电路I/O1～I/On分为两组输入输出电路，以分别在第一周期P1中测试第一组输入输出电路，并在第二周期P2中测试第二组输入输出电路。然而，本揭露不以此为限。本揭露并不限制多个输入输出电路I/O1～I/On分组的方式。在其他实施例中，多个输入输出电路I/O1～I/On更可随意分组，例如分为n组，在n个周期中测试n组输入输出电路，在每一周期中测试n组输入输出电路的其中一组输入输出电路，并使用n组输入输出电路的其他输入输出电路的一部分输入输出电路产生作为测试该其中一组输入输出电路的时脉信号。

[0026] 图5A及图5B所示为依据本揭露一实施例的集成电路300的输入输出接口310分别操作在第一周期P1及在的二周期P2的示意图。在此实施例中，集成电路300实际上包含控制电路但不绘示于图5A及图5B中。输入输出接口310可包含例如4个输入输出电路A1～A4。在一实施例中，集成电路300更可包含多个缓冲器X。如图5A所示，每一缓冲器X分别耦接到每一个输入输出电路A1～A4的解多工器DEMUX。在第一周期P1，在输入输出电路A1产生时脉输出信号SCO1之后，缓冲器X依据时脉输出信号SCO1产生一缓冲时脉输出信号SCO1a，输入输出电路A2的解多工器DEMUX于缓冲时脉输出信号SCO1a的控制下操作，并依据信号S3产生数据输出信号SDO1。同样的，在第二周期P2，在输入输出电路A2产生时脉输出信号SCO2之后，缓冲器依据时脉输出信号SCO2产生一缓冲时脉输出信号SCO2a，输入输出电路A1的解多工器DEMUX于缓冲时脉输出信号SCO2a的控制下操作，并依据信号S6产生数据输出信号SDO2。也就是说，在此实施例中，集成电路300共包含4个缓冲器X。

[0027] 另一方面，图6所示为使用额外的时脉树(CLOCK TREE)架构将时脉产生器430产生的时脉作为输入输出电路的时脉信号的集成电路400的示意图。在此实施例中，集成电路400实际上包含控制电路但不绘示于图6中。输入输出接口410例如包含4个输入输出电路B1～B4。在一实施例中，集成电路400更可包含多个缓冲器。如图6所示，集成电路400使用一额外的时脉产生器430同时提供时脉信号clk到所有输入输出电路，因此时脉信号可能需要多级(例如3级)的缓冲器X1、X2、X4才能送到每一个输入输出电路，总共需要4+2+1＝7个缓冲器。相较之下，如图5A及的5B图所示，使用本揭露的方法仅需使用4个缓冲器。假设输入输出接口包含n个输入输出电路，使用额外的时脉电路时需要n+n/2+n/4+n/8……+1个缓冲器，而使用本揭露的方法只需要n个缓冲器，因此使用本揭露的方法可大大节省缓冲器的数量与电路的复杂度，并且节省电路空间、成本及功耗。

[0028] 根据上述实施例，提供了一种集成电路及集成电路的一输入输出接口的测试方法。本揭露的集成电路使用第一输入输出电路依据一第一时脉输入信号产生一第一时脉输出信号，并使用第一时脉输出信号控制第二输入输出电路，使第二输入输出电路依据一第一数据输入信号产生一第一数据输出信号。借此，本揭露产生相同时间延迟的时脉输出信号而能产生正确的数据输出信号，更可判断第二输入输出电路是否正常操作。并且，本揭露使用输入输出电路产生时脉输出信号而不需要额外的时脉树电路，更可进一步节省电路的成本。

[0029] 综上所述，虽然本揭露已以多个实施例揭露如上，然其并非用以限定本揭露。本揭露所属技术领域中具有通常知识者，在不脱离本揭露的精神和范围内，当可作各种的更动与润饰。因此，本揭露的保护范围当视后附的申请专利范围所界定者为准。

标题	发布/更新时间	阅读量
用于传感器单元的支架	2020-05-08	807
一种5G移动通信网络自动路测系统	2020-05-08	238
图像处理装置以及非暂时性计算机可读记录介质	2020-05-08	195
音频数据采集方法、装置、电子设备及可读存储介质	2020-05-08	290
一种防止网络爬虫窃取隐私数据的方法、训练方法及装置	2020-05-08	38
一种基于网络编码的命名数据网络中内容缓存方法	2020-05-11	536
一种交换机多Phy芯片管理的方法和设备	2020-05-11	499
信息处理方法和装置、以及电子设备	2020-05-08	843
一种飞行模拟器仿真系统的网络通信装置	2020-05-08	883
报文转发方法、装置、电子设备和介质	2020-05-11	52

集成电路及集成电路的一输入输出接口的测试方法

集成电路及集成电路的一输入输出接口的测试方法

该功能需要专业版企业版VIP权限，您可以：