一种电子对抗仿真系统
阅读：151发布：2021-04-13
专利汇可以提供一种电子对抗仿真系统专利检索，专利查询，专利分析的服务。并且本 发明 提供了一种 电子 对抗仿真系统，包括 信号 生成模 块 ，所述信号生成模块用于根据接收的场景参数生成脉冲描述字数据流，并将所述脉冲描述字数据流输出以进行信号模拟。通过使用脉冲描述字来描述射频脉冲的基本特征，能够充分描述复杂多变的战场电磁环境，包括电磁环境在时域、频域和 空域 等方面的特征，满足电子对抗仿真对模拟复杂战场电磁环境的需求。，下面是一种电子对抗仿真系统专利的具体信息内容。
1.一种电子对抗仿真系统，其特征在于，包括信号生成模块，所述信号生成模块用于根据接收的场景参数生成脉冲描述字数据流，并将所述脉冲描述字数据流输出以进行信号模拟；
其中，所述系统还包括控制模块和信号模拟模块；
所述控制模块用于根据接收的设定指令生成所述场景参数，并发送所述场景参数至所述信号生成模块；
所述信号模拟模块用于根据从所述信号生成模块接收的所述脉冲描述字数据流，模拟并输出射频模拟信号；
其中，所述信号生成模块包括描述字单元、混合排序单元和重叠处理单元；
所述描述字单元用于根据所述场景参数生成脉冲描述字，并将所述脉冲描述字发送至所述混合排序单元；
所述混合排序单元用于根据脉冲前沿到达时间，对多个所述脉冲描述字进行排序，获取脉冲描述字序列，并将所述脉冲描述字序列发送至所述重叠处理单元；
所述重叠处理单元用于对所述脉冲描述字序列中重叠的脉冲进行丢弃或合并处理，获取所述脉冲描述字数据流，并将所述脉冲描述字数据流发送至所述信号模拟模块；
其中，所述信号模拟模块包括中频模拟单元和射频模拟单元；
所述中频模拟单元用于对所述脉冲描述字数据流进行变频处理，获取中频模拟信号，并将所述中频模拟信号发送至所述射频模拟单元；
所述射频模拟单元用于对所述中频模拟信号进行上变频处理，获取射频模拟信号，并通过注入模式将所述射频模拟信号注入雷达接收机。
2.根据权利要求1所述的系统，其特征在于，所述中频模拟单元还用于将脉冲载频码和脉冲幅度码输出至所述射频模拟单元以调节所述射频模拟信号的频点和幅度。
3.根据权利要求1所述的系统，其特征在于，所述中频模拟单元还用于：
在预设时序条件后，将在所述预设时序条件之前锁存的雷达型号码、脉冲载频码、脉冲到达方位码和脉冲幅度码输出至所述射频模拟单元。
4.根据权利要求1或2所述的系统，其特征在于，所述中频模拟单元通过中频数据回放卡实现，所述中频数据回放卡包括DSP模块、FPGA模块和DDS模块；
所述DSP模块与所述信号生成模块连接，用于接收数据、数据中断管理和数据缓存；
所述FPGA模块与所述DSP模块连接，用于时钟管理、逻辑控制和内插滤波处理；
所述DDS模块分别与所述FPGA模块及所述DSP模块连接，用于为正交调制提供数字载波信号。
5.根据权利要求4所述的系统，其特征在于，所述DSP模块包括波形产生单元、数据缓存单元、PCI接口和配置控制单元；
所述PCI接口分别与PCI总线、所述数据缓存单元及所述配置控制单元连接，其中，所述控制模块通过所述PCI接口访问所述DSP模块内部的地址空间并向所述DSP模块加载程序，以及所述DSP模块通过所述PCI接口访问外部PCI存储空间；
所述波形产生单元及所述数据缓存单元分别与所述FPGA模块连接，用于根据所述控制模块发送的数据获取信号波形信息，并将信号波形信息和数据信息发送至所述FPGA模块以进行内插和滤波处理；
所述配置控制单元与所述DDS模块连接，用于根据所述控制模块发送的数据对所述DDS模块中的操作进行中断管理。
6.根据权利要求4所述的系统，其特征在于，所述FPGA模块包括逻辑控制单元、地址译码单元、内插滤波单元、FIFO单元和DCM单元；
所述内插滤波单元分别与所述DSP模块和FIFO单元连接，用于对所述DSP模块发送的数据进行高速内插和滤波处理，并通过所述FIFO单元将处理后的数据发送至所述DDS模块；
所述DCM单元与所述DDS模块连接，用于向所述DDS模块提供参考时钟以进行时钟管理。
7.根据权利要求4所述的系统，其特征在于，所述DDS模块包括反向CIC滤波器、半带滤波器、CIC滤波器、D/A单元、函数单元和倍频单元；
所述反向CIC滤波器通过所述半带滤波器与所述CIC滤波器连接，用于组成内插滤波器以进行部分内插功能；
所述反向CIC滤波器用于补偿所述CIC滤波器的通带衰减，以保证奈奎斯特带宽内具有平坦的幅度响应；
所述倍频单元与所述FPGA单元连接，用于对参考时钟进行倍频处理以获取系统时钟，所述系统时钟为所述DDS模块的工作时钟。
一种电子对抗仿真系统
技术领域
[0001] 本发明涉及仿真技术领域，具体涉及一种电子对抗仿真系统。
背景技术
[0002] 科学技术的飞速发展，极大地改变了现代战场的面貌，其中电子站，即电子对抗，作为一种重要的作战手段，在现代战争中的地位和作用已为世人所共识。电子对抗就是敌对双方为削弱、破坏对方电子设备的使用效能、保障己方电子设备发挥效能而采取的各种电子措施和行动。由于实战演练对于电子抗战的评估消耗巨大，因此通常采用仿真技术对电子抗战进行模拟试验。
[0003] 现有技术中的电子对抗仿真系统主要由微波暗室、雷达信号环境模拟器、雷达模拟器、射频信号生成系统、仿真计算机网络和软件、显示控制系统、转台、专用仪器仪表及时统通信设备等组成。其中雷达信号模拟器依据战情所设置的各雷达发射信号参数，模拟生成各雷达的微波信号。
[0004] 现有技术中雷达信号模拟源的设计方法主要分为两种：第一种是基于数字储频技术的信号模拟源设计，第二种是基于直接数字合成技术的信号模拟源设计。第一种技术设计的模拟源通用性较强，但硬件复杂度较高，成本高昂；第二种技术设计的模拟源硬件简单、成本低，但是通用性较差，而且难以模拟较复杂的雷达信号，往往仅模拟单纯的点目标回波信号。
[0005] 而在现代战场中，由于大量雷达、导弹武器及通信装备的使用，战场电磁环境异常复杂，在较小的范围内具有大量的战场电磁环境。因此，上述方法对雷达辐射信号集合的描述效率较低，且不准确，不满足电子对抗仿真系统的需求。
发明内容
[0007] 本发明提供的电子对抗仿真系统，包括信号生成模块，所述信号生成模块用于根据接收的场景参数生成脉冲描述字数据流，并将所述脉冲描述字数据流输出以进行信号模拟。
[0008] 其中，所述系统还包括：控制模块和信号模拟模块；所述控制模块用于根据接收的设定指令生成所述场景参数，并发送所述场景参数至所述信号生成模块；所述信号模拟模块用于根据从所述信号生成模块接收的所述脉冲描述字数据流，模拟并输出射频模拟信号。
[0009] 其中，所述信号生成模块包括描述字单元、混合排序单元和重叠处理单元；所述描述字单元用于根据所述场景参数生成脉冲描述字，并将所述脉冲描述字发送至所述混合排序单元；所述混合排序单元用于根据脉冲前沿到达时间，对多个所述脉冲描述字进行排序，获取脉冲描述字序列，并将所述脉冲描述字序列发送至所述重叠处理单元；所述重叠处理单元用于对所述脉冲描述字序列中重叠的脉冲进行丢弃或合并处理，获取所述脉冲描述字数据流，并将所述脉冲描述字数据流发送至所述信号模拟模块。
[0010] 其中，所述信号模拟模块包括中频模拟单元和射频模拟单元；所述中频模拟单元用于对所述脉冲描述字数据流进行变频处理，获取中频模拟信号，并将所述中频模拟信号发送至所述射频模拟单元；所述射频模拟单元用于对所述中频模拟信号进行上变频处理，获取射频模拟信号，并通过注入模式将所述射频模拟信号注入雷达接收机。
[0011] 其中，所述中频模拟单元还用于将脉冲载频码和脉冲幅度码输出至所述射频模拟单元以调节所述射频模拟信号的频点和幅度。
[0012] 其中，所述中频模拟单元还用于：在预设时序条件后，将在所述预设时序条件之前锁存的雷达型号码、脉冲载频码、脉冲到达方位码和脉冲幅度码输出至所述射频模拟单元。
[0013] 其中，所述中频模拟单元通过中频数据回放卡实现，所述中频数据回放卡包括DSP模块、FPGA模块和DDS模块；所述DSP模块与所述信号生成模块连接，用于接收数据、数据中断管理和数据缓存；所述FPGA模块与所述DSP模块连接，用于时钟管理、逻辑控制和内插滤波处理；所述DDS模块分别与所述FPGA模块及所述DSP模块连接，用于为正交调制提供数字载波信号。
[0014] 其中，所述DSP模块包括波形产生单元、数据缓存单元、PCI接口和配置控制单元；所述PCI接口分别与PCI总线、所述数据缓存单元及所述配置控制单元连接，其中，所述控制模块通过所述PCI接口访问所述DSP模块内部的地址空间并向所述DSP模块加载程序，以及所述DSP模块通过所述PCI接口访问外部PCI存储空间；所述波形产生单元及所述数据缓存单元分别与所述FPGA模块连接，用于根据所述控制模块发送的数据获取信号波形信息，并将信号波形信息和数据信息发送至所述FPGA模块以进行内插和滤波处理；所述配置控制单元与所述DDS模块连接，用于根据所述控制模块发送的数据对所述DDS模块中的操作进行中断管理。
[0015] 其中，所述FPGA模块包括逻辑控制单元、地址译码单元、内插滤波单元、FIFO单元和DCM单元；所述内插滤波单元分别与所述DSP模块和FIFO单元连接，用于对所述DSP模块发送的数据进行高速内插和滤波处理，并通过所述FIFO单元将处理后的数据发送至所述DDS模块；所述DCM单元与所述DDS模块连接，用于向所述DDS模块提供参考时钟以进行时钟管理。
[0016] 其中，所述DDS模块包括反向CIC滤波器、半带滤波器、CIC滤波器、D/A单元、函数单元和倍频单元；所述反向CIC滤波器通过所述半带滤波器与所述CIC滤波器连接，用于组成内插滤波器以进行部分内插功能；所述反向CIC滤波器用于补偿所述CIC滤波器的通带衰减，以保证奈奎斯特带宽内具有平坦的幅度响应；所述倍频单元与所述FPGA单元连接，用于对参考时钟进行倍频处理以获取系统时钟，所述系统时钟为所述DDS模块的工作时钟。
[0017] 本发明提供的电子对抗仿真系统，通过使用脉冲描述字来描述射频脉冲的基本特征，能够充分描述复杂多变的战场电磁环境，包括电磁环境在时域、频域和空域等方面的特征，满足电子对抗仿真对模拟复杂战场电磁环境的需求。附图说明
[0018] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019] 图1为本发明实施例提供的电子对抗仿真系统的框图；
[0020] 图2为本发明实施例提供的信号生成模块的框图；
[0021] 图3为本发明实施例提供的信号模拟模块的框图；
[0022] 图4为本发明实施例提供的射频模拟单元的设计框图；
[0023] 图5为本发明实施例提供的PDW数据实时生成中频模拟信号的结构框图；
[0024] 图6为本发明实施例提供的中频模拟单元的实施方案的框图；
[0025] 图7为本发明实施例提供的PCI数据回放卡硬件实现的框图；
[0026] 图8为本发明实施例提供的PCI数据回放卡实现逻辑的框图；
[0027] 图9为本发明实施例提供的数据回放功能实现方案的框图。
具体实施方式
[0028] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029] 本发明实施例提供一种电子对抗仿真系统，包括信号生成模块，所述信号生成模块用于根据接收的场景参数生成脉冲描述字数据流，并将所述脉冲描述字数据流输出以进行信号模拟。
[0030] 其中，场景参数是对战场电磁环境进行描述的参数，脉冲信号模块能够根据该场景参数对脉冲信号进行模拟，模拟得到的脉冲信号为仿真中预期得到的脉冲信号。
[0031] 战场电磁环境是指到达电子战设备的所有雷达辐射信号的集合，电子战设备接收机接收到的则是这些雷达信号形成的脉冲流。脉冲描述字(Pulse Describe Word,PDW)可以用来描述射频脉冲的基本特征。脉冲描述字(PDW)通常包括以下内容：脉冲载频(RF)、脉冲宽度(PW)、脉冲前沿到达时间(TOA)、脉冲到达角(DOA)和脉冲幅度(PA)。为了描述方便，下文以PDW代表脉冲描述字。
[0032] 此外，除了上述参数外，PDW中还要考察脉冲重复间隔(PRI)，PRI为任意两个相邻脉冲之间的脉冲间隔，该脉冲间隔经过长时间的累积会体现出规律。因此，在PDW中通常使用PRI代替TOA来考察脉冲的时间规律。因此，在本发明实施例中，可以使用上述五个参数(RF、PW、PRI、DOA和PA)建立PDW模型。将场景参数输入PDW模型后，可以得到一个PDW；将对应不同雷达的场景参数输入PDW模型后，可以得到包含多个PDW的PDW数据流。
[0033] 本发明实施例提供的电子对抗仿真系统，通过使用脉冲描述字来描述射频脉冲的基本特征，能够充分描述复杂多变的战场电磁环境，包括电磁环境在时域、频域和空域等方面的特征，满足电子对抗仿真对模拟复杂战场电磁环境的需求。
[0034] 图1为本发明实施例提供的电子对抗仿真系统的框图，如图1所示，基于上述实施例，所述系统还包括：控制模块101和信号模拟模块103；所述控制模块101用于根据接收的设定指令生成所述场景参数，并发送所述场景参数至所述信号生成模块102；所述信号模拟模块103用于根据从所述信号生成模块102接收的所述脉冲描述字数据流，模拟并输出射频模拟信号。
[0035] 其中，控制模块101是雷达模拟系统的控制和操作中心，是仿真系统与用户或上层系统交互的通道。控制模块101主要用于接收用户对于仿真系统的设定指令，设定指令反映用户期望得到的脉冲。控制模块101与信号模拟模块102连接，将根据设定指定得到的场景参数发送给信号生成模块102。
[0036] 除上述功能外，控制模块101还包括以下功能：接收上层控制计算机的控制指令和数据；设置雷达模拟系统的工作模式；完成信号的波形、载频、脉内调制等参数的装订和下载，模拟雷达的各种信号波形；设置被跟踪目标的运动轨迹和选择跟踪波束的信号波形并下载，模拟雷达的搜索、跟踪以及搜索加跟踪等各种工作方式；实时对雷达模拟系统的各信号生成单元和控制单元进行状态查询和故障检查，并在界面上显示各单元的状态；通过网络接收和显示各分系统上传的各自的工作状态以及将雷达模拟系统的工作参数和状态实时上传给上层控制中心。
[0037] 其中，信号模拟模块103与信号生成模块102连接，根据从信号生成模块102接收到的PDW数据流，模拟产生射频模拟信号，并发出射频模拟信号。
[0038] 图2为本发明实施例提供的信号生成模块的框图，如图2所示，基于上述实施例，所述信号生成模块包括：描述字单元201、混合排序单元202和重叠处理单元203；所述描述字单元201用于根据所述场景参数生成脉冲描述字，并将所述脉冲描述字发送至所述混合排序单元202；所述混合排序单元202用于根据脉冲前沿到达时间，对多个所述脉冲描述字进行排序，获取脉冲描述字序列，并将所述脉冲描述字序列发送至所述重叠处理单元203；所述重叠处理单元203用于对所述脉冲描述字序列中重叠的脉冲进行丢弃或合并处理，获取所述脉冲描述字数据流，并将所述脉冲描述字数据流发送至所述信号模拟模块。
[0039] 其中，混合排序单元202中，每个PDW分别对应一个雷达的脉冲，因此可以对多部雷达的PDW按照TOA的顺序进行先后排序，形成一组有序的PDW数据。而对于重叠处理单元203，可以调用驱动程序结构，将PDW数据流传入信号模拟模块的硬件缓存中。
[0040] 在信号生成模块中，可以根据雷达信号形式生成相应的PDW。雷达信号波形类型可以包括常规脉冲信号、频率捷变信号、重频参差信号、重频滑变信号、线性调频信号、非线性调频信号、相位编码信号和组合信号。例如，重频抖动信号是在频域上保持不变，脉宽一致，重复周期在一定范围内随机跳变的信号。重频抖动信号分为脉间抖动和脉组抖动。脉间抖动是值在每个脉冲之间重复周期随机抖动。而脉组抖动是指一组脉冲(≥2)之间随机抖动，而脉冲组内保持重复周期不变的信号。可以根据雷达信号形式生成相应的PDW数据流。
[0041] 在生成PDW数据流中，还需要考虑天线方向图形形式。雷达天线是整个雷达和外部空间互相联系的出入口，是雷达的一个重要组成部分。发射机所产生的高频震荡能量，通过天线以电磁波的形式辐射到空间，目标的回波经过天线的收集，发送到接收机和终端设备进行处理。因此天线的某些特性参数对一部雷达来说是很重要的，主要有天线工作频率、波束宽度以及天线增益等等。其中方向图是雷达天线的重要参数，除了需要知道天线的水平波束宽度和垂直波束宽度之外，还应具体知道方向图的形式，因此，本发明实施例可以提供3种典型的二维方向图(高斯型、余弦型和sinc函数型)供用户选择。根据目标偏离天线轴线的角度，可以分别计算出方位方向图衰减因子和俯仰方向图衰减因子。
[0042] 图3为本发明实施例提供的信号模拟模块的框图，如图3所示，基于上述实施例，所述信号模拟模块包括中频模拟单元301和射频模拟单元302；所述中频模拟单元301用于对所述脉冲描述字数据流进行变频处理，获取中频模拟信号，并将所述中频模拟信号发送至所述射频模拟单元302；所述射频模拟单元302用于对所述中频模拟信号进行上变频处理，获取射频模拟信号，并通过注入模式将所述射频模拟信号注入雷达接收机。
[0043] 其中，射频模拟单元302主要完成对中频模拟信号进行上变频至射频信号，且工作频段覆盖P、L、C、S和Ka等频段，并通过注入模式注入到雷达接收机中。
[0044] 图4为本发明实施例提供的射频模拟单元的设计框图，如图4所示，以模拟美航母战斗群主要机载和舰载雷达信号(P波段，230～1000MHz)为主要目标为例对中频模拟单元301进行说明，但本发明实施例的保护范围不限于此。射频模拟单元将重点考虑P波段(230～1000MHz)的设计。其他频段的设计与其相似，可以通过微波开关来进行不同频段的切换。
P波段上变频具体指标如下，中频信号输入频率：75MHz；射频输出频率：230MHz～1000MHz；
信号瞬时带宽：50MHz；增益：30dB±2.5dB；可控衰减：30dB，1dB步进；射频输出幅度：-20dBm～10dBm；中频输入信号动态范围：-20dBm～+10dBm；频率步进：1Hz；输出P-1：≥13dBm；杂散抑制：≥50dBc；谐波抑制：≥50dBc；相噪：≤－80dBc/Hz@1KHz；三阶互调分量：输出功率-
10dBm时，50dBc抑制。
P波段上变频具体指标如下，中频信号输入频率：75MHz；射频输出频率：230MHz～1000MHz；
信号瞬时带宽：50MHz；增益：30dB±2.5dB；可控衰减：30dB，1dB步进；射频输出幅度：-20dBm～10dBm；中频输入信号动态范围：-20dBm～+10dBm；频率步进：1Hz；输出P-1：≥13dBm；杂散抑制：≥50dBc；谐波抑制：≥50dBc；相噪：≤－80dBc/Hz@1KHz；三阶互调分量：输出功率-
10dBm时，50dBc抑制。
[0045] 基于上述实施例，所述中频模拟单元还用于将脉冲载频码和脉冲幅度码输出至所述射频模拟单元以调节所述射频模拟信号的频点和幅度。
[0046] 基于上述实施例，所述中频模拟单元还用于：在预设时序条件后，将在所述预设时序条件之前锁存的雷达型号码、脉冲载频码、脉冲到达方位码和脉冲幅度码输出至所述射频模拟单元。
[0047] 图5为本发明实施例提供的PDW数据实时生成中频模拟信号的框图，如图5所示，雷达中频模拟单元的硬件系统扮演整个信号模拟模块的从机的角色，主要完成以下功能：仿真开始前，将仿真软件(主机)传送来的PDW数据存到自身扩展存储器对应的地址中；仿真开始后，从机在主机设置的相关参数的控制下独立工作。硬件系统中的脉冲发生器产生射频脉冲；同时锁存PDW的其他码元数据(雷达型号码RC、脉冲射频载频码RF、脉冲到达方位码DOA和脉冲幅度控制码PA)，待满足一定时序关系后，将其与中频脉冲信号一起输出；模拟器硬件板卡输出RF码和PA码，控制频率合成源生成的射频信号的频点和幅度。
[0048] 基于上述实施例，所述中频模拟单元通过中频数据回放卡实现，所述中频数据回放卡包括DSP模块、FPGA模块和DDS模块；所述DSP模块与所述信号生成模块连接，用于接收数据、数据中断管理和数据缓存；所述FPGA模块与所述DSP模块连接，用于时钟管理、逻辑控制和内插滤波处理；所述DDS模块分别与所述FPGA模块及所述DSP模块连接，用于为正交调制提供数字载波信号。
[0049] 中频信号模拟单元可以由D/A中频数据回放卡来实现。D/A中频数据回放卡完成对基带信号的数字上变频和数据回放，生成中频模拟信号。从信号采样的角度来看，在满足奈奎斯特采样定律的前提下，任何波形都是由一个数字序列构成。因此，只要利用相应的采样点通过D/A转换器描述出来，就可以复现一个波形。
[0050] 图6为本发明实施例提供的中频模拟单元的实施方案的框图，如图6所示，产生中频模拟信号的数据为基带复序列数据，可来源于存储介质，也可由算法产生。转换为统一的回放设备数据，然后进行高速内插和正交调制，从而可实现任意波特率的信号波形产生。通过增益控制模块调整输出信号电平、通过频率调整模块调整输出信号的载波频率。经D/A和模拟滤波后产生任意频率的中频模拟信号。
[0051] 图8为本发明实施例提供的PCI数据回放卡实现逻辑的框图，图9为本发明实施例提供的数据回放功能实现方案的框图(以单通道为例)，如图8和图9所示，具体的硬件设计方案可以采用DDS+FPGA+DSP结构，充分利用DDS结构、FPGA结构与DSP结构在数据运算与处理上的特点，做到优势互补。
[0052] 图7为本发明实施例提供的PCI数据回放卡硬件实现的结构示意图，如图7所示，其中DUC和D/A部分可以采用AD9957芯片，它集成了数字上变频和DAC，采样率为1GS/s，同时功耗比其他直接频率合成器减小50％以上，能产生中频信号为400MHz的调制信号，且无杂散动态范围达80dB。其具有三种工作模式：正交调制模式、内插DAC模式和单音模式。当它在正交调制模式工作时，IQ两路分时复用一个18bit的并行数据输入口，一个I数据跟着一个Q数据，不断重复。
[0053] 基于上述实施例，所述DSP模块包括波形产生单元、数据缓存单元、PCI接口和配置控制单元；所述PCI接口分别与PCI总线、所述数据缓存单元及所述配置控制单元连接，其中，所述控制模块通过所述PCI接口访问所述DSP模块内部的地址空间并向所述DSP模块加载程序，以及所述DSP模块通过所述PCI接口访问外部PCI存储空间；所述波形产生单元及所述数据缓存单元分别与所述FPGA模块连接，用于根据所述控制模块发送的数据获取信号波形信息，并将信号波形信息和数据信息发送至所述FPGA模块以进行内插和滤波处理；所述配置控制单元与所述DDS模块连接，用于根据所述控制模块发送的数据对所述DDS模块中的操作进行中断管理。
[0054] DSP模块可以选用TMSC6416T，其DSP内核主频达1GHz。在外部接口方面，其具有64个EDMA通道，每个通道都对应一个专用同步触发事件，使得EDMA可以被外设来的中断、外部硬件中断及其他EDMA传输完成的中断等事件触发，开始进行数据的搬移。此外，在TMS320C6416中，增加了一个PCI接口，使得DSP部分很容易通过PCI接口无缝连接到一个具有PCI功能的外部主CPU上。
[0055] TMSC6416T中的PCI接口符合PCI2.2规范，其具有PCI主/从功能；支持32bit宽的地址和数据复用总线；工作频率最高为33MHz；PC主机可通过PCI接口访问DSP内部所有地址空间，向DSP加载程序；DSP也可通过该接口访问外部PCI存储空间。DSP模块完成PCI接口模块、中断管理、数据传输等功能，并提供数据缓存。
[0056] 基于上述实施例，所述FPGA模块包括逻辑控制单元、地址译码单元、内插滤波单元、FIFO单元和DCM单元；所述内插滤波单元分别与所述DSP模块和FIFO单元连接，用于对所述DSP模块发送的数据进行高速内插和滤波处理，并通过所述FIFO单元将处理后的数据发送至所述DDS模块；所述DCM单元与所述DDS模块连接，用于向所述DDS模块提供参考时钟以进行时钟管理。
[0057] FPGA模块可以选用XC5VLX50芯片，该芯片支持2级速度，最大为550Mb/s，工业级耐温(-40℃～85℃)，能够满足本发明实施例的需求。FPGA模块主要完成时钟管理、逻辑控制、数据传输和内插滤波等功能。
[0058] 基于上述实施例，所述DDS模块包括反向CIC滤波器、半带滤波器、CIC滤波器、D/A单元、函数单元和倍频单元；所述反向CIC滤波器通过所述半带滤波器与所述CIC滤波器连接，用于组成内插滤波器以进行部分内插功能；所述反向CIC滤波器用于补偿所述CIC滤波器的通带衰减，以保证奈奎斯特带宽内具有平坦的幅度响应；所述倍频单元与所述FPGA单元连接，用于对参考时钟进行倍频处理以获取系统时钟，所述系统时钟为所述DDS模块的工作时钟。
[0059] DDS模块为正交调制提供数字载波信号SIN/COS，其工作时钟为系统时钟，系统时钟由参考时钟经过倍频处理得到。同时，它还需要完成部分内插功能，例如，固定的4倍内插滤波器由2个半带滤波器级联而成，级联积分梳状滤波器(CIC)的内插倍数为2-63，因此，总内插倍数为8-252。Inverse CIC滤波器(反向CIC滤波器)用来补偿CIC滤波器的通带衰减，以保证奈奎斯特带宽内有平坦的幅度相应。
[0060] 本发明实施例提供的仿真系统为实现多种调制、不同波特率、电平可控和任意中频频率可调的要求，硬件平台设计采用一个通用、可编程的硬件架构，通过软件编程来实现多种功能，采用目前业内先进的芯片构成的系统硬件，满足未来高速信号的回放要求，具备良好的可扩展性。
[0061] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于传感器单元的支架 | 2020-05-08 | 807 |
| 一种5G移动通信网络自动路测系统 | 2020-05-08 | 238 |
| 图像处理装置以及非暂时性计算机可读记录介质 | 2020-05-08 | 195 |
| 音频数据采集方法、装置、电子设备及可读存储介质 | 2020-05-08 | 290 |
| 一种防止网络爬虫窃取隐私数据的方法、训练方法及装置 | 2020-05-08 | 38 |
| 一种基于网络编码的命名数据网络中内容缓存方法 | 2020-05-11 | 536 |
| 一种交换机多Phy芯片管理的方法和设备 | 2020-05-11 | 499 |
| 信息处理方法和装置、以及电子设备 | 2020-05-08 | 843 |
| 一种飞行模拟器仿真系统的网络通信装置 | 2020-05-08 | 883 |
| 报文转发方法、装置、电子设备和介质 | 2020-05-11 | 52 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈