技术领域
[0001] 本实用新型涉及功率半导体技术领域，具体涉及一种用于
半导体芯片的弹性封装结构。
背景技术
[0002] 对半导体芯片的封装结构按压
力接触方式分为刚性封装和弹性封装。其中的刚性封装中，芯片两侧均为金属硬
台面接触，此类结构形式简单，但对芯片厚度一致性及压力均匀性要求高，对内部结构件和应用时选用的
散热器表面加工
精度要求严格。随着器件容量提高、内部芯片数量增加，压力和压接面积也会相应增大，大面积高精度加工实现更加困难。由于芯片与金属结构硬接触，不同薄厚的部位在压装时承受的压力差别非常大，压力不均会引起接触
电阻和热阻的差异，使器件内部出现区域性
温度过高现象，最终
加速芯片老化失效。如果
应力集中严重，芯片将被直接磨损压坏。其中的弹性封装中，其结构内部增加了
弹簧机构，结构中与每个芯片接触由硬压接变为弹性接触。由于弹簧
变形力远小于材料自身变形内应力，在外部压力作用下，不可避免的尺寸偏差会转变成弹簧变形量，可以较好地兼容芯片之间的厚度误差，保持芯片所受压力的均衡。但一般弹簧间配合为线接触，弹簧不能作为芯片与外
电极间的导流载体，另外器件在压装使用时，由于弹簧被压缩，内部结构会产生较大的位移，因此在不影响器件可靠性的前提下，需要芯片与外电极间的导流载体可以适应变形位移，并具备良好的导电特性。
[0003]
现有技术中用于半导体芯片的弹性封装结构中，多颗半导体芯片同时
焊接在同一
块钼板上，构成子单元，若子单元中任一半导体芯片发生失效，则导致该子单元失效，因此弹性封装过程中对芯片筛选极为严格，封装成本高，且采用了开放式结构，外部环境对内部各零部件的影响较大，导致半导体芯片的环境适应性差，特别是在盐雾状态下，极大的缩短了半导体芯片的使用寿命。实用新型内容
[0004] 为了克服上述现有技术中封装成本高、环境适应性差且使用寿命短的不足，本实用新型提供一种用于IGBT的弹性封装结构，包括上电极、下电极、环形封装结构和多个芯片子单元；多个芯片子单元设置于所述上电极和下电极之间；环形封装结构密封设置于上电极、下电极侧边且与上电极、下电极构成封闭的管壳结构，能够有效降低封装成本，提高了半导体芯片的环境适应性，且延长了半导体芯片的使用寿命。
[0005] 为了实现上述目的，本实用新型采取如下方案：
[0006] 本实用新型提供一种用于半导体芯片的弹性封装结构，包括上电极、下电极、环形封装结构和多个芯片子单元；
[0007] 所述多个芯片子单元设置于所述上电极和下电极之间；
[0008] 所述环形封装结构密封设置于所述上电极、下电极侧边，且与所述上电极、下电极构成封闭的管壳结构。
[0010] 所述上电极通过上法兰和环形封装结构焊接，所述下电极通过下法兰和环形封装结构焊接。
[0011] 所述环形封装结构为瓷环。
[0012] 所述瓷环的横截面为圆形、椭圆或方形。
[0013] 所述弹性封装结构还包括限位器；
[0014] 所述限位器位于瓷环内部，且所述限位器的外壁贴合瓷环的内壁。
[0015] 所述芯片子单元包括并联的双极型芯片子单元和三级型芯片子单元。
[0016] 所述双极型芯片子单元包括第一C极钼片、双极型芯片、第一E极钼片、第一碟簧组件和第一环形
定位框架；
[0017] 所述第一C极钼片上表面与上电极的底部压力接触，其两端与第一环形定位框架固定；
[0018] 所述双极型芯片的集电极与第一C极钼片的下表面固定，其发射极与第一E极钼片的上表面压力接触，所述第一E极钼片的下表面与第一碟簧组件的上端压力接触，所述第一碟簧组件的下端与下电极的上表面压力接触。
[0019] 所述双极型芯片的个数、第一E极钼片个数、第一碟簧组件个数相等；
[0020] 所述双极型芯片的个数大于等于1且小于等于2。
[0021] 所述三级型芯片子单元包括第二C极钼片、三极型芯片、第二E极钼片、第二碟簧组件、第三碟簧组件、第二环形定位框架、键合线、DBC
衬板和栅极
电路板；
[0022] 所述第二C极钼片的上表面与上电极的底部压力接触，其两端与第二环形定位框架固定；所述三级型芯片的集电极与第二C极钼片的下表面固定，其发射极与第二E极钼片的上表面压力接触，所述第二E极钼片的下表面与第二碟簧组件的上端压力接触，所述第二碟簧组件的下端与下电极的上表面压力接触；
[0023] 所述DBC衬板的上表面与第二C极钼板的底部连接，其下表面与第三碟簧组件的上端压力接触，且下表面通过键合线连接三级型芯片的栅极；所述第三碟簧组件的下端与栅极
电路板的上表面压力接触，所述栅极电路板的下表面与下电极的上表面压力接触。
[0024] 所述三极型芯片的个数、第二E极钼片个数、第二碟簧组件个数相等；
[0025] 所述三极型芯片的个数大于等于1且小于等于2。
[0026] 所述双极型芯片与第一环形定位框架之间、所述三极型芯片与第二环形定位框架之间均填充
硅凝胶。
[0027] 所述第一环形定位框架和第二环形定位框架均采用阻燃
树脂类改性塑料；
[0028] 所述栅极电路板采用聚酰亚胺
底板，且其上表面和下表面覆
铜。
[0029] 第一C极钼片通过粘胶与第一环形定位框架固定，所述二C极钼片通过粘胶与第二环形定位框架固定；
[0030] 所述双极型芯片与第一C极钼片之间、所述三级型芯片与第二C极钼片之间均通过焊接或者
烧结工艺固定；
[0031] DBC衬板与第二C极钼板之间焊接连接或通过烧结工艺固定。
[0032] 所述第一碟簧组件、第二碟簧组件和第三碟簧组件均包括多个碟簧，多个碟簧以对合方式组合。
[0033] 所述碟簧的数量及型号根据单个半导体芯片的面积、变形量和压力值确定；
[0034] 所述变形量大于等于1mm且小于等于3mm，所述压力值大于等于800N且小于等于1000N。
[0035] 所述限位器采用SMC
复合材料，其上端通过螺丝或粘结与上电极固定，其下端与下电极保持预设距离，所述预设距离等于芯片子单元内部碟簧组件工作状态下的压缩量。
[0036] 所述双极型芯片子单元和三级型芯片子单元的个数由所述弹性封装结构的
电流等级确定。
[0037] 与最接近的现有技术相比，本实用新型提供的技术方案具有以下有益效果：
[0038] 本实用新型提供的用于半导体芯片的弹性封装结构包括上电极、下电极、环形封装结构和多个芯片子单元；多个芯片子单元设置于上电极和下电极之间；环形封装结构密封设置于上电极、下电极侧边且与上电极、下电极构成封闭的管壳结构，能够有效降低封装成本，提高了半导体芯片的环境适应性，且延长了半导体芯片的使用寿命；
[0039] 本实用新型可通过对芯片子单元的数量进行增减且重新排列组合，灵活实现半导体芯片不同的电流等级，通用性强；
[0040] 本实用新型中的双极型芯片子单元和三级型芯片子单元均只包含1～2个半导体芯片，当半导体芯片发生失效时，只需将该失效的芯片子单元剔除，其余正常的芯片子单元可以重复使用，可最大程度降低半导体芯片失效的封装成本，显著提高半导体芯片封装的良率；
[0041] 本实用新型中管壳结构为密封结构，可大幅提升半导体芯片对应用环境的适应性，管壳结构内部填充有硅凝胶，可大幅提高半导体芯片绝缘耐压能力，使得半导体芯片的
电压等级更高，可靠性更强；
[0042] 本实用新型提供的弹性封装结构未安装受压时，限位器与下电极之间有预设距离，当施加压力超过额定工作压力时，限位器与发下电极发生接触，多余压力会施加在限位器上，从而保证芯片子单元不会过
载荷，内部半导体芯片不被压坏；
[0043] 本实用新型提供的弹性封装结构中，通过增大碟簧组件的变形量，降低了各零件尺寸偏差对压力分布均匀性的影响，保证每个半导体芯片的压力一致性，避免
热膨胀过应力问题，降低了对内外部结构加工的难度，结构紧凑，便于安装。
附图说明
[0044] 图1是本实用新型
实施例中用于半导体芯片的弹性封装结构示意图；
[0045] 图2是本实用新型实施例中芯片子单元布局示意图；
[0046] 图中，1、上电极；2、下电极；3、限位器；4、芯片子单元；5、栅极电路板；6、第二C极钼片；7、三级型芯片；8、第二E极钼片；9、第二碟簧组件；10、键合线；11、DBC衬板；12、第二环形定位框架；13、硅凝胶；14、第三碟簧组件，15、第一C极钼片，16、双极型芯片；17、第一E极钼片；18、第一碟簧组件；19、第一环形定位框架；20、环形封装结构；21、上法兰；22、下法兰。
具体实施方式
[0047] 下面结合附图对本实用新型作进一步详细说明。
[0048] 本实用新型实施例提供了一种用于半导体芯片的弹性封装结构，如图1所示，其包括上电极1、下电极2、环形封装结构20和多个芯片子单元4；
[0049] 多个芯片子单元4设置于上电极1和下电极2之间；环形封装结构20密封设置于上电极1、下电极2侧边且与上电极1、下电极2构成封闭的管壳结构。
[0050] 本实用新型实施例提供的弹性封装结构还包括上法兰21和下法兰22；
[0051] 上电极1通过上法兰21和环形封装结构20焊接，下电极2通过下法兰22和环形封装结构20焊接。上电极1和下连接法兰材质均为无
氧铜，瓷环20材质为Al2O3陶瓷，为满足高压爬电距离和电气间隙要求，瓷环20设置多个伞裙，具有高绝缘性能。管壳结构内部完成芯片子单元4装配后，采用
冷压焊、氩弧焊或
激光焊接工艺，将上法兰21和下法兰22焊接在一起，完成封装。
[0052] 环形封装结构20为瓷环，瓷环的横截面为圆形、椭圆或方形。
[0053] 弹性封装结构还包括限位器3；
[0054] 限位器3位于瓷环内部，且限位器3的外壁贴合瓷环的内壁。
[0055] 限位器3采用采用SMC复合材料，具有高绝缘和高机械强度。对半导体芯片进行弹性封装时，上电极1和下电极2表面施加安装压力，碟簧组件达到额定变形量，此时限位器3与下电极2发生接触，起到限位作用，阻止碟簧组件进一步发生变形，多余的压力由限位器3承担，防止芯片受力过大导致半导体芯片失效。限位器3的上端通过螺丝或粘结与上电极1固定，其下端与下电极2保持预设距离，预设距离等于芯片子单元4内部碟簧组件工作状态下的压缩量。芯片子单元4通过限位器3实现
水平方向定位，通过管壳结构中的上电极1和下电极2实现竖直方向定位。
[0056] 半导体芯片按照类型分为双极型芯片16和三级型芯片7；双极型芯片16只有两个电极，分别位于芯片的正反两面，如FRD芯片；三极型芯片有三个电极，其中两个电极位于同一面，第三电极位于另一面，如IGBT芯片。
[0057] 上述芯片子单元4按照被封装的半导体芯片类型包括并联的双极型芯片子单元和三级型芯片子单元，双极型芯片子单元和三级型芯片子单元各自的具体个数由弹性封装结构的电流等级确定，保证双极型芯片子单元的电流等级和三级型芯片子单元的电流等级相等，不限于图2为芯片子单元4布局示意图，双极型芯片子单元和三级型芯片子单元的排列方式不限于图2。
[0058] 其中的双极型芯片子单元包括第一C极钼片15、双极型芯片16、第一E极钼片17、第一碟簧组件18和第一环形定位框架19；
[0059] 第一C极钼片15上表面与上电极1的底部压力接触，其两端与第一环形定位框架19固定；
[0060] 双极型芯片16的集电极与第一C极钼片15的下表面固定，其发射极与第一E极钼片17的上表面压力接触，第一E极钼片17的下表面与第一碟簧组件18的上端压力接触，所述第一碟簧组件18的下端与下电极2的上表面压力接触。
[0061] 双极型芯片16的个数、第一E极钼片17个数、第一碟簧组件18个数相等；双极型芯片16的个数大于等于1且小于等于2。
[0062] 三级型芯片子单元包括第二C极钼片6、三极型芯片、第二E极钼片8、第二碟簧组件9、第三碟簧组件14、第二环形定位框架12、键合线10、DBC(Direct Bond Copper)衬板11和栅极电路板5；
[0063] 第二C极钼片6的上表面与上电极1的底部压力接触，其两端与第二环形定位框架12固定；三级型芯片7的集电极与第二C极钼片6的下表面固定，其发射极与第二E极钼片8的上表面压力接触，第二E极钼片8的下表面与第二碟簧组件9的上端压力接触，第二碟簧组件
9的下端与下电极2的上表面压力接触；
[0064] DBC衬板11的上表面与第二C极钼板的底部连接，其下表面与第三碟簧组件14的上端压力接触，且下表面通过键合线10连接三级型芯片7的栅极；第三碟簧组件14的下端与栅极电路板5的上表面压力接触，栅极电路板5的下表面与下电极2的上表面压力接触。
[0065] 三极型芯片的个数、第二E极钼片8个数、第二碟簧组件9个数相等；三极型芯片的个数大于等于1且小于等于2。
[0066] 双极型芯片16与第一环形定位框架19之间、三极型芯片与第二环形定位框架12之间均填充硅凝胶13，提高双极型芯片16/三级型芯片7的外绝缘能力，防止双极型芯片16/三级型芯片7的终端发生打火击穿。
[0067] 第一环形定位框架19和第二环形定位框架12均采用阻燃树脂类改性塑料，可以采用高温阻燃尼龙通过
注塑成型工艺，第一环形定位框架19和第二环形定位框架12主要作用为零部件定位和高压绝缘。
[0068] 栅极电路板5采用聚酰亚胺底板，且其上表面和下表面覆铜，栅极电路板5走线布局根据芯片子单元4的排列方式优化设计。
[0069] 第一C极钼片15通过粘胶与第一环形定位框架19固定，二C极钼片通过粘胶与第二环形定位框架12固定，粘胶除了粘接还有密封的作用，防止硅凝胶13从管壳结构中泄露，粘胶成分为硅
橡胶系列，可耐150℃以上高温。
[0070] 第二E极钼片8、第二碟簧组件9通过第二环形定位框架12进行限位，第二E极钼片8、第二碟簧组件9两者的中心与三级型芯片7中心保持一致。在正常使用工况下，第二碟簧组件9变形量大于1mm，通过大变形平衡掉三级型芯片子单元整体高度偏差，使得各三级型芯片子单元受力更加均匀。
[0071] 双极型芯片16与第一C极钼片15之间、三级型芯片7与第二C极钼片6之间均通过焊接或者烧结工艺固定，一方面可实现对双极型芯片16/三级型芯片7的定位，另一方面可降低接触热阻，提高双极型芯片16/三级型芯片7机械强度，防止双极型芯片16/三级型芯片7在受压状态下断裂。
[0072] DBC衬板11为上下表面覆铜的氮化
铝衬板，DBC衬板11的上表面与第二C极钼板之间焊接连接或通过烧结工艺固定。
[0073] 第一碟簧组件18、第二碟簧组件9和第三碟簧组件14具备大电流导通能力，同时具有较大弹性变形空间。三者均包括多个碟簧，多个碟簧以对合方式组合。碟簧的数量及型号根据单个半导体芯片的面积、变形量和压力值确定；
[0074] 变形量大于等于1mm且小于等于3mm，压力值大于等于800N且小于等于1000N。
[0075] 第一C极钼片15、第二C极钼片6、第一E极钼片17和第二E极钼片8材质均为金属钼，表面
镀层处理采用整体PVD镀钌，单面PVD镀
银。由于金属钼的
热膨胀系数与硅接近，选择钼作为芯片两面缓冲金属层可显著降低温度循环对芯片的磨损。钼片表面镀银可提高钼片的可焊性，表面镀钌，提高钼片
稳定性。
[0076] 本实用新型实施例提供的弹性封装结构的不同电流等级可通过调整芯片子单元4的并联数量实现，在应用时为确保正常工作，上电极1和下电极2两侧均需配
散热器，并施加一定的压力，根据并联芯片子单元4数量，调整整体压力。该弹性封装结构性能稳定，压力均匀，满足电气极限特性和可靠性要求。
[0077] 最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本实用新型的具体实施方式进行
修改或者等同替换，这些未脱离本实用新型精神和范围的任何修改或者等同替换，均在
申请待批的本实用新型的
权利要求保护范围之内。
