一种闪存器件及其制备方法
阅读：125发布：2024-02-12
专利汇可以提供一种闪存器件及其制备方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种闪存器件及其制备方法，所述闪存器件包括：基底；栅极，位于所述基底上方；绝缘层，位于所述栅极上方； 浮栅 层，位于所述绝缘层上方；隧穿层，位于所述浮栅层上方； 半导体 层，位于所述隧穿层上方；以及源极和漏极，分别位于所述半导体层顶部两端；其中，所述源极和漏极包括具有金字塔微结构的 聚合物 薄膜 和位于聚合物薄膜上的金属 电极 。压 力 信号 通过具有形变空间的具有金字塔微结构的聚合物薄膜以实现在施加不同压力的条件下，达到神经突触的权重不同，从而能够将压力 传感器 与闪存集成于一体，用于对神经突触的模拟。，下面是一种闪存器件及其制备方法专利的具体信息内容。
1.一种闪存器件，其特征在于，包括：
基底；
栅极，位于所述基底上方；
绝缘层，位于所述栅极上方；
浮栅层，位于所述绝缘层上方；
隧穿层，位于所述浮栅层上方；
半导体层，位于所述隧穿层上方；以及
源极和漏极，分别位于所述半导体层顶部两端；
其中，所述源极和漏极包括具有金字塔结构的聚合物薄膜和位于聚合物薄膜上的金属电极。
2.根据权利要求1所述的闪存器件，其特征在于，所述聚合物薄膜为聚二甲基硅氧烷薄膜、氢化苯乙烯-丁二烯嵌段共聚物薄膜和Eco-flex薄膜中的一种。
3.根据权利要求1所述的闪存器件，其特征在于，所述金属电极的材料为Al、Au、TiN、TaN、Pt、Ru、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
4.根据权利要求1所述的闪存器件，其特征在于，所述源极和所述漏极的厚度均为20-
300纳米，所述源极和所述漏极之间具有间距；其中，所述源极和所述漏极之间的间距大小为0.5-200微米。
5.一种如权利要求1至4任一项所述的闪存器件的制备方法，其特征在于，所述方法包括：
制备具有金字塔结构的聚合物薄膜；
通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到源极和漏极；
提供基底；
在所述基底上制备栅极，在栅极上制备绝缘层；
在所述绝缘层上制备浮栅层；
在所述浮栅层上制备隧穿层，；
在所述隧穿层上制备半导体层；
组装闪存器件，将制备的所述源极和漏极覆盖于所述半导体层顶部两端。
6.根据权利要求5所述的制备方法，其特征在于，所述聚合物薄膜为聚二甲基硅氧烷薄膜，所述制备具有金字塔结构聚合物薄膜的步骤具体包括：
将聚二甲基硅氧烷与固化剂混合均匀配制聚二甲基硅氧烷前驱液；其中，配制所述聚二甲基硅氧烷和所述固化剂的质量比为5:1-20:1；
取所述聚二甲基硅氧烷前驱液涂覆于模板上，并进行固化处理。
7.根据权利要求5所述的制备方法，其特征在于，所述金属电极的材料为Al、Au、TiN、TaN、Pt、Ru、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
8.一种闪存器件，其特征在于，包括：
基底；
源极和漏极，分别位于所述基底顶部两端；
半导体层，位于所述源极和漏极上方；
隧穿层，位于所述半导体层上方；
浮栅层，位于所述隧穿层上方；
绝缘层，位于所述浮栅层上方；以及
栅极，位于所述绝缘层上方；
其中，所述栅极包括具有金字塔结构的聚合物薄膜和位于聚合物薄膜上的金属电极。
9.根据权利要求8所述的闪存器件，其特征在于，所述聚合物薄膜为聚二甲基硅氧烷薄膜、氢化苯乙烯-丁二烯嵌段共聚物薄膜和Eco-flex薄膜中的一种；所述金属电极的材料为Al、Au、TiN、TaN、Pt、Ru、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
10.一种如权利要求8至9任一项所述的闪存器件的制备方法，其特征在于，所述方法包括步骤：
制备具有金字塔结构的聚合物薄膜；
通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到栅极；
提供基底；
在所述基底的两端分别制备源极和漏极；
在所述源极和漏极上制备半导体层；
在所述半导体层上制备隧穿层；
在所述隧穿层上制备浮栅层；
在所述浮栅层上制备绝缘层；
组装闪存器件，将制备的所述栅极覆盖于所述绝缘层上方。
一种闪存器件及其制备方法
技术领域
背景技术
[0002] 存储器是国际和国内诸多行业和企业所开发的热点所在，其产品涉及到工业、国防、医疗、生物工程、环境和消费电子等关系国计民生的各个领域。其中，闪存（Flash memory）的营收占据半导体存储器产品超过30%的市场份额。但是，随着数据量的级数增长，处理器和内存不均衡的性能发展速度将会造成内存的存取速度严重滞后于处理器的计算速度的后果。受大脑高效率的启发，新兴的纳米电子器件和互补型金属氧化物半导体（Complementary Metal Oxide Semiconductor,CMOS）技术被用于模拟突触功能，包括短期增强（Short-term potentiation,STP），长期增强（Long-term potentiation,LTP），长期抑制（long-term depression,LTD），成对脉冲促进（Paired-pulse facilitation,PPF），成对脉冲抑制（Paired-pulse depression,PPD）等，有望解决冯·诺依曼架构的瓶颈。因此，学习和模拟突触结构与可塑性为下一代存储器的开发指出了一条新途径。当前应用于神经突触模拟的闪存通常通过光或电的手段进行信息的输入和擦除等。然而，目前尚未有将压力传感器与闪存集成于一体，用于神经突触的模拟。
[0003] 因此，现有技术还有待于改进和发展。
发明内容
[0004] 鉴于上述现有技术的不足，本发明的目的在于提供一种闪存器件及其制备方法，实现了将压力传感器与闪存集成于一体，以对神经突触进行模拟。
[0005] 本发明的技术方案如下：一种闪存器件，包括：基底；
栅极，位于所述基底上方；
绝缘层，位于所述栅极上方；
浮栅层，位于所述绝缘层上方；
隧穿层，位于所述浮栅层上方；
半导体层，位于所述隧穿层上方；以及
源极和漏极，分别位于所述半导体层顶部两端；
其中，所述源极和漏极包括具有金字塔结构的聚合物薄膜和位于聚合物薄膜上的金属电极。
栅极，位于所述基底上方；
绝缘层，位于所述栅极上方；
浮栅层，位于所述绝缘层上方；
隧穿层，位于所述浮栅层上方；
半导体层，位于所述隧穿层上方；以及
源极和漏极，分别位于所述半导体层顶部两端；
其中，所述源极和漏极包括具有金字塔结构的聚合物薄膜和位于聚合物薄膜上的金属电极。
[0007] 本发明的进一步设置，所述金属电极的材料为Al、Au、TiN、TaN、Pt、Ru、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
[0008] 本发明的进一步设置，所述源极和所述漏极的厚度均为20-300纳米，且所述源极和所述漏极之间具有间距，其中，所述源极和所述漏极之间的间距大小为0.5-200微米。
[0009] 本发明的进一步设置，一种闪存器件的制备方法，所述方法包括步骤：制备具有金字塔结构的聚合物薄膜；
通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到源极和漏极；
提供基底；
在基底上制备栅极，在栅极上制备绝缘层；
在绝缘层上制备浮栅层；
在浮栅层上制备隧穿层；
在隧穿层上制备半导体层；
组装闪存器件，将制备的所述源极和漏极覆盖于所述半导体层两端。
通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到源极和漏极；
提供基底；
在基底上制备栅极，在栅极上制备绝缘层；
在绝缘层上制备浮栅层；
在浮栅层上制备隧穿层；
在隧穿层上制备半导体层；
组装闪存器件，将制备的所述源极和漏极覆盖于所述半导体层两端。
[0010] 本发明的进一步设置，所述聚合物薄膜为聚二甲基硅氧烷薄膜，所述制备具有金字塔结构聚合物薄膜的步骤具体包括：将聚二甲基硅氧烷与固化剂混合均匀配制聚二甲基硅氧烷前驱液；其中，配制所述聚二甲基硅氧烷主剂和所述固化剂的质量比为5:1-20:1；
取所述聚二甲基硅氧烷前驱液涂覆于模板上，并进行固化处理。
取所述聚二甲基硅氧烷前驱液涂覆于模板上，并进行固化处理。
[0011] 本发明的进一步设置，所述金属电极的材料为Al、Au、TiN、TaN、Pt、Ru、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
[0012] 一种闪存器件，包括：基底；
源极和漏极，分别位于所述基底顶部两端；
半导体层，位于所述源极和漏极上方；
隧穿层，位于所述半导体层上方；
浮栅层，位于所述隧穿层上方；
绝缘层，位于所述浮栅层上方；以及
栅极，位于所述绝缘层上方；
其中，所述栅极包括具有金字塔结构的聚合物薄膜和位于聚合物薄膜上的金属电极。
源极和漏极，分别位于所述基底顶部两端；
半导体层，位于所述源极和漏极上方；
隧穿层，位于所述半导体层上方；
浮栅层，位于所述隧穿层上方；
绝缘层，位于所述浮栅层上方；以及
栅极，位于所述绝缘层上方；
其中，所述栅极包括具有金字塔结构的聚合物薄膜和位于聚合物薄膜上的金属电极。
[0013] 本发明的进一步设置，所述聚合物薄膜为聚二甲基硅氧烷薄膜、氢化苯乙烯-丁二烯嵌段共聚物薄膜和Eco-flex薄膜中的一种；所述金属电极的材料为TiN、TaN、Pt、Ru、Al、Au、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
[0014] 一种闪存器件的制备方法，所述方法包括步骤：制备具有金字塔结构的聚合物薄膜；
通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到栅极；
提供基底；
在所述基底的两端分别制备源极和漏极；
在所述源极和漏极上制备半导体层；
在所述半导体层上制备隧穿层；
在所述隧穿层上制备浮栅层；
在所述浮栅层上制备绝缘层；
组装闪存器件，将制备的所述栅极覆盖于所述绝缘层上方。
通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到栅极；
提供基底；
在所述基底的两端分别制备源极和漏极；
在所述源极和漏极上制备半导体层；
在所述半导体层上制备隧穿层；
在所述隧穿层上制备浮栅层；
在所述浮栅层上制备绝缘层；
组装闪存器件，将制备的所述栅极覆盖于所述绝缘层上方。
[0015] 本发明所提供的一种闪存器件及其制备方法，所述闪存器件包括：基底；栅极，位于所述基底上方；绝缘层，位于所述栅极上方；浮栅层，位于所述绝缘层上方；隧穿层，位于所述浮栅层上方；半导体层，位于所述隧穿层上方；以及源极和漏极，分别位于所述半导体层顶部两端；其中，所述源极和漏极包括具有金字塔微结构的聚合物薄膜和位于聚合物薄膜上的金属电极。压力信号通过具有形变空间的具有金字塔微结构的聚合物薄膜以实现在施加不同压力的条件下，达到神经突触的权重不同，从而能够将压力传感器与闪存集成于一体，用于对神经突触的模拟。附图说明
[0016] 图1是本发明中聚二甲基硅氧烷薄膜作为源/漏极的闪存器件的结构示意图。
[0017] 图2是本发明中聚二甲基硅氧烷薄膜作为源/漏极的闪存器件的制备方法的流程示意图。
[0018] 图3是本发明中聚二甲基硅氧烷薄膜作为栅极的闪存器件的结构示意图。
[0019] 图4是本发明中聚二甲基硅氧烷薄膜作为栅极的闪存器件的制备方法的流程示意图。
具体实施方式
[0020] 本发明提供的一种闪存器件及其制备方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0022] 一种闪存器件，如图1所示，所述闪存器件包括基底、栅极、绝缘层、浮栅层、隧穿层、半导体层以及源极和漏极，其中，栅极位于所述基底的上方，绝缘层位于所述栅极的上方，浮栅层位于所述绝缘层的上方，隧穿层位于所述浮栅层的上方，半导体层位于所述隧穿层的上方，以及源极和漏极分别位于所述半导体层顶部两端。其中，所述源极和漏极包括具有金字塔微结构的聚合物薄膜和蒸镀于聚合物薄膜上的金属电极。
[0023] 通过上述技术方案，压力信号通过具有形变空间的具有金字塔微结构的聚合物薄膜以实现在施加不同压力的条件下，达到神经突触的权重不同，也就是说，本发明通过在闪存结构中引入形变材料（金字塔微结构的聚合物薄膜）用于源、漏极，能够起到压力传感、存储（浮栅层可以将信号存储和处理）以及调控突触权重的作用，从而能够将压力传感器与闪存集成于一体，用于对神经突触的模拟，进而实现了单一器件对触觉神经突触的模拟。本发明相对于把现有的压力传感器和FET连接起来模拟，单一器件具有工艺简化、成本降低、集成密度高等优点。另外，本发明不仅通过金字塔微结构的聚合物薄膜将压力信号进行采集，而且其下方所连接的浮栅层可以将信号进行存储和处理。
[0024] 须说明的是，对场效应晶体管而言，把具有可调忆阻特性的场效应晶体管的传导沟道和栅极作为信号传输和调节模块，可分别对应于生物突触中的离子传导和神经递质的释放过程，因此可在晶体管中实现对突触功能的模拟。引入压力信号后，通过调节压力大小，一方面可以依据输出信号进行压力值的响应，另一方面，压力不同所引起的界面电阻的变化，也即电压的分布变化，可调节突触的权重，通过压力来控制能否达到阈值电压从而进行写入和擦除。
[0025] 其中，所述聚合物薄膜为聚二甲基硅氧烷薄膜（PDMS，polydimethylsiloxane）、氢化苯乙烯-丁二烯嵌段共聚物薄膜（SEBS）和Eco-flex薄膜中的一种，PDMS硅橡胶，属于橡胶，SEBS是以聚苯乙烯为末端段，以聚丁二烯加氢得到的乙烯-丁烯共聚物为中间弹性嵌段的线性三嵌共聚物，属于弹性体，Ecoflex是PBAT（Poly (butyleneadipate-co-terephthalate)），属于热塑性生物降解塑料，是己二酸丁二醇酯和对苯二甲酸丁二醇酯的共聚物。较佳的，本发明中选用聚二甲基硅氧烷材料制成的薄膜，并且该聚二甲基硅氧烷薄膜为形变材料，并具有倒金字塔形状的形变微结构，其在受到外部压力的情况下可产生形变，从而将压力信号转换为电信号。可以理解的是，聚二甲基硅氧烷薄膜的形变微结构除了可以设置为倒金字塔微结构之外，还可以设置为圆柱形、半球形和长方体等，因在人工制备的规整微结构中，在同尺度范围内，金字塔结构的压力传感器灵敏度较高，且响应范围相对较大，从而本身中将聚二甲基硅氧烷薄膜的形变微结构设计为金字塔微结构。须说明的是，聚二甲基硅氧烷薄膜是有机硅的一种，其成本低，使用简单，同硅片之间具有良好的粘性，而且具有良好的化学惰性。
[0026] 其中，所述金属电极的材料为Al、Au、TiN、TaN、Pt、Ru、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
[0027] 其中，本发明中采用的聚二甲基硅氧烷材料具有一定拉伸性能，当闪存器件的其他部件，例如，基底、半导体层、绝缘层都使用可拉伸的聚合物，比如聚氨酯等，那么该闪存器件则可通过拉力（应力）进行传感调控，从而可以实现通过手势进行控制。
[0028] 其中，所述源极和所述漏极的厚度均为20-300纳米，且所述源极和所述漏极之间具有间距，其中，所述源极和所述漏极之间的间距大小为0.5-200微米。
[0029] 如图2所示，本发明还提供了一种闪存器件的制备方法，所述方法包括步骤：S1、制备金字塔硅模板；
步骤S1具体包括：
S11、首先选用尺寸为4英寸，晶面方向（100）的硅片，分别使用异丙醇、丙酮、乙醇清洗干净，利用氮气枪吹干，于110摄氏度真空干燥1h。
步骤S1具体包括：
S11、首先选用尺寸为4英寸，晶面方向（100）的硅片，分别使用异丙醇、丙酮、乙醇清洗干净，利用氮气枪吹干，于110摄氏度真空干燥1h。
[0032] S14、通过湿法刻蚀，将硅片浸泡于BOE溶液（HF:NH4F:H2O混合液）中进行刻蚀，时间为50s，以除去裸露在外的二氧化硅，使硅片表面露出，形成正方形矩阵窗口。
[0033] S15、将硅片置于去膜剂进行超声清洗，时间为10min，以除去硅片表面残留的光刻胶。
[0035] S17、通过湿法刻蚀的方法，将硅片置于BOE溶液中刻蚀50s，以除去裸露在外的二氧化硅，使硅片完整露出，即可获得具有微米尺度倒金字塔结构的硅模板。
[0036] S18、对所获得的硅模板进行硅烷化处理：配置(tridecafluoro-1,1,2,2-tetrahydrooctyl)-trichlorosilane的正己烷溶液，质量配比为1:1000，将所得硅模板浸没于该溶液中2-5min后，使用正己烷、丙酮等进行清洗，利用氮气枪吹干，于110摄氏度真空干燥1h。
[0037] S2、制备具有金字塔结构的聚合物薄膜；其中，所述聚合物薄膜为聚二甲基硅氧烷薄膜、SEBS和Eco-flex薄膜中的一种。本实施例中以聚二甲基硅氧烷薄膜为聚合物薄膜进行说明。
[0038] 所述步骤S2具体包括：S21、将聚二甲基硅氧烷主与固化剂混合均匀配制聚二甲基硅氧烷前驱液，其中，聚二甲基硅氧烷为主剂，配制所述聚二甲基硅氧烷主剂和所述固化剂的质量比为5:1-20:1；
S22、取所述混合溶液均匀涂覆于硅模板上，并进行固化处理。
S22、取所述混合溶液均匀涂覆于硅模板上，并进行固化处理。
[0039] 详细来说，以PDMS主剂：固化剂=10:1（范围5:1-20:1）混合均匀获得PDMS前驱液，真空抽气泡后，取约3ml均匀涂于硅模板上，在500-2000rpm条件下旋涂40-60s，使PDMS完整覆盖硅模板，之后于70-120摄氏度真空固化0.5-4h。待固化结束后，小心将所得PDMS膜撕下，即获得具有金字塔微结构的PDMS薄膜。所得薄膜将微结构部分朝上，置于干净平整的铝箔或PET基底上，为下一步蒸镀金属电极做准备。
[0040] S3、通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到源极和漏极；须说明的是，所述金属电极的材料为TiN、TaN、Pt、Ru、Al、Au、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。本实施例中以金属材料Au进行说明。
[0041] 具体来说，将前述金字塔PDMS膜置于蒸镀基板上固定，并贴上金属掩模板，在真空度4*10-4 Pa以下，以0.1-3埃/秒进行Au的蒸镀，电极厚度控制为20nm-100nm。其中，沟道宽度，也即源漏两电极间距为0.5-200微米，沟道长度，也即两电极宽度（即电极垂直于沟道宽度部分的长度）为0.05-20mm，电极长度为5-30mm。
[0042] S4、提供基底；该步骤具体为：清洗并于真空下干燥玻璃片或柔性塑料作为基底。
[0043] S5、在基底上制备栅极，在栅极上制备绝缘层；该步骤具体为：清洗并于110摄氏度真空下干燥带有100-300nm厚二氧化硅的硅片，其中二氧化硅为绝缘层，硅为栅极。
[0044] 在该步骤中，还可以使用面状的氧化铟锡（Indium tin oxide，ITO）作栅极，其中ITO基底可以为玻璃或柔性塑料，ITO厚度一般为180nm，之后通过原子沉积的方式沉积30-200nm的氧化铝作绝缘层。
[0045] S6、在绝缘层上制备浮栅层；在该步骤中，在真空度4*10-4 Pa以下，以0.1-3埃/秒在二氧化硅上进行Au的蒸镀，其厚度控制为2nm-10nm，所得Au作为浮栅层。
[0046] S7、在浮栅层上制备隧穿层；具体实施时，在200摄氏度条件下（若为柔性基底则为80摄氏度）在浮栅层上进行原子沉积，生长10-30nm厚的氧化铝作为隧穿层。
[0047] S8、在隧穿层上制备半导体层；具体实施时，在真空度4*10-4 Pa以下，以0.1-3埃/秒进行并五苯的蒸镀，其厚度控制为5nm-50nm，所得即半导体层。须说明的是，还可以使用其他半导体材料，例如，硫化镉、硫化锌等。
[0048] S9、组装闪存器件，将步骤S2中制备的所述源极和漏极覆盖于所述半导体层顶部两端。
[0049] 如图3所示，本发明还提供了一种闪存器件的另一实施例，所述的闪存器件包括基底、源极和漏极、半导体层、隧穿层、浮栅层、绝缘层和栅极，其中，源极和漏极分别位于所述基底的两端，半导体层位于所述源极和漏极的上方，隧穿层位于所述半导体层的上方，浮栅层位于所述隧穿层的上方，绝缘层，位于所述浮栅层的上方，以及栅极位于所述绝缘层的上方。其中，所述栅极包括具有金字塔结构的聚合物薄膜和蒸镀于聚合物薄膜上的金属电极。
[0050] 通过上述技术方案，压力信号通过具有形变空间的具有金字塔微结构的聚合物薄膜以实现在施加不同压力的条件下，达到神经突触的权重不同，也就是说，本发明通过在闪存结构中引入形变材料（金字塔微结构的聚合物薄膜）用于栅极，能够起到压力传感、存储（浮栅层可以将信号存储和处理）以及调控突触权重的作用，从而能够将压力传感器与闪存集成于一体，用于对神经突触的模拟，进而实现了单一器件对触觉神经突触的模拟。本发明相对于把现有的压力传感器和FET连接起来模拟，单一器件具有工艺简化、成本降低、集成密度高等优点。另外，本发明不仅通过金字塔微结构的聚合物薄膜将压力信号进行采集，而且其下方所连接的浮栅层可以将信号进行存储和处理。
[0051] 其中，所述所述聚合物薄膜为聚二甲基硅氧烷薄膜、SEBS 和Eco-flex薄膜中的一种；其中，所述金属电极的材料为TiN、TaN、Pt、Ru、Al、Au、Ti、W、Cu、Ni、Ta、Ag、Co、Ir和Pd中的一种。
[0052] 其中，所述源极和所述漏极的厚度均为20-100纳米，且所述源极和所述漏极之间具有间距，其中，所述源极和所述漏极之间的间距大小为0.5-200微米。
[0053] 如图4所示，本发明还提供了一种闪存器件的制备方法，所述方法以具有金字塔微结构的PDMS薄膜作为栅极的实施例进行说明，所述方法包括步骤：S1、制备金字塔硅模板；制备金字塔规模版的工艺与金字塔微结构的PDMS薄膜作为源、漏极的工艺一致，在此不作赘述。
[0054] S2、制备聚合物薄膜，所述聚合物薄膜为聚二甲基硅氧烷薄膜；制备聚合物薄膜的工艺与金字塔微结构的PDMS薄膜作为源、漏极的工艺一致，在此不作赘述。
[0055] S3、通过掩模版将金属电极蒸镀于所述聚合物薄膜上，得到栅极；具体实施时，将前述金字塔PDMS膜置于蒸镀基板上固定，并贴上金属掩模板，在真空度-4
4*10 Pa以下，以0.1-3埃/秒进行Au的蒸镀，电极厚度控制为20nm-100nm，电极宽度为
0.05-2mm，长度为5-18mm。
4*10 Pa以下，以0.1-3埃/秒进行Au的蒸镀，电极厚度控制为20nm-100nm，电极宽度为
0.05-2mm，长度为5-18mm。
[0056] S4、提供基底；在该步骤中，清洗并于真空下干燥玻璃片或柔性塑料作为基底。
[0057] S5、在所述基底上制备源极，在所述基底上制备漏极；在该步骤中，贴上金属掩模板后，在真空度4*10-4 Pa以下，以0.1-3埃/秒在基底上进行Au的源漏极蒸镀，其厚度控制为20nm-100nm，所得Au作为源漏极，源漏两电极间距为5-
200微米，两电极宽度为0.05-20mm，电极长度为5-30mm。
200微米，两电极宽度为0.05-20mm，电极长度为5-30mm。
[0058] S6、在所述源极和漏极上制备半导体层；在该步骤中，将所得蒸有源漏极的基底进行UVO（紫外线臭氧）处理，处理时长为15-
30min，并在手套箱中配制浓度为0.5-10mg/ml的P3HT（聚-3 已基噻吩）溶液，溶剂为二氯苯、氯仿等常见有机溶剂，其后取150微升P3HT溶液滴于处理后的蒸有源漏电极的基底上，于1000-6000rpm条件下旋涂30-60s，再在100-200摄氏度下退火20-60min，所得为半导体层。
30min，并在手套箱中配制浓度为0.5-10mg/ml的P3HT（聚-3 已基噻吩）溶液，溶剂为二氯苯、氯仿等常见有机溶剂，其后取150微升P3HT溶液滴于处理后的蒸有源漏电极的基底上，于1000-6000rpm条件下旋涂30-60s，再在100-200摄氏度下退火20-60min，所得为半导体层。
[0059] S7、在所述半导体层上制备隧穿层；在该步骤中，配制浓度为20-100mg/ml PMMA（聚甲基丙烯酸甲酯）溶液，溶剂为甲苯、氯苯等常见有机溶剂，取200微升PMMA溶液滴于半导体层上，于2000-6000rpm条件下旋涂30-
60s，再在100-200摄氏度下退火20-60min，所得为隧穿层。
60s，再在100-200摄氏度下退火20-60min，所得为隧穿层。
[0060] S8、在所述隧穿层上制备浮栅层；在该步骤中，在该步骤中，在真空度4*10-4 Pa以下，以0.1-3埃/秒在二氧化硅上进行Au的蒸镀，其厚度控制为2nm-10nm，所得Au作为浮栅层。
[0061] S9、在所述浮栅层上制备绝缘层，绝缘层可以是氧化铝等绝缘的氧化物，通过原子沉积的方式将氧化铝沉积在浮栅层上。可以理解的是，在该步骤中的绝缘层还可以为其他的绝缘的聚合物，例如，PI等。
[0062] S10、组装闪存器件，将步骤2所述的栅极覆盖于所述绝缘层上方，即可获得压力闪存器件。
[0063] 综上所述，本发明所述提供的一种闪存器件及其制备方法，所述的闪存器件通过采用蒸镀了Au的具有金字塔微结构的聚二甲基硅氧烷薄膜作为源/漏极，或者以蒸镀了Au的具有金字塔微结构的聚二甲基硅氧烷薄膜作为栅极，压力信号通过具有形变空间的具有金字塔微结构的聚合物薄膜以实现在施加不同压力的条件下，达到神经突触的权重不同，也就是说，本发明通过在闪存结构中引入形变材料（金字塔微结构的聚合物薄膜）用于源/漏极或栅极，能够起到压力传感、存储（浮栅层可以将信号存储和处理）以及调控突触权重的作用，从而能够将压力传感器与闪存集成于一体，用于对神经突触的模拟，进而实现了单一器件对触觉神经突触的模拟。本发明相对于把现有的压力传感器和FET连接起来模拟，单一器件具有工艺简化、成本降低、集成密度高等优点。另外，本发明不仅通过金字塔微结构的聚合物薄膜将压力信号进行采集，而且其下方所连接的浮栅层可以将信号进行存储和处理。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于电机、尤其是机动车辆的电机的转子以及用于制造这种转子的方法 | 2020-05-08 | 1055 |
| 无机质板及其制造方法 | 2020-05-08 | 40 |
| 固化修复树脂 | 2020-05-08 | 709 |
| 多通道COB光模块自动耦合封装系统及方法 | 2020-05-08 | 878 |
| 搅拌入岩预制桩的制作方法及搅拌入岩预制桩 | 2020-05-11 | 755 |
| 合成皮革的制造方法 | 2020-05-08 | 1075 |
| 稳定土挤压固化预制桩及其应用软基处理方法 | 2020-05-11 | 668 |
| 气体扩散层片材的加工装置 | 2020-05-08 | 404 |
| 多层基板形成方法以及多层基板形成装置 | 2020-05-08 | 71 |
| 可固化的聚酰亚胺 | 2020-05-08 | 710 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈