技术领域
[0001] 本
发明涉及
半导体集成
电路领域，具体而言，本发明涉及一种倾斜栅极背照式CMOS图像传感器。
背景技术
[0002] CMOS图像传感器是一种基于CMOS工艺制造的图像传感器，用于将模拟光
信号转化为数字
电信号。外界
光源通过光学器件，将图像汇聚到CMOS图像传感器感光区域
像素阵列上。像素阵列将接收到的
光信号转化为模拟电信号，并经过放大、去噪送到
模数转换器中进行数字化。最后，数字化的信号经过
图像处理芯片运算得到一幅清晰真实的图像。
[0003] 背照式CMOS图像传感器由于具有功耗小，
量子效率高等优势，目前被广泛应用在手机、摄像机等设备上。背照式CMOS图像传感器最大的优化之处就是将元件内部的结构改变了，即将感光层的元件调转方向，让光能从背面直射进去，避免了传统CMOS传感器结构中，光线会受到微透镜和光电
二极管之间的金属电路和晶体管的影响，从而显著提高光的效能，大大改善低光照条件下的拍摄效果。
[0004] 传统的背照式CMOS图像传感器产品，其基本构造包括：微透镜、滤光器、
光电二极管、金属层等结构。图1示出
现有技术的背照式CMOS图像传感器的电路图。图2示出现有技术的光电二极管的横截面示意图。目前常用的CMOS图像传感器为4T电路，包括传送
开关(TG，Transfer Gate)110、复位管(Rx，Reset)120、源跟随器(Sx，Source Follower)130、选择管(Rs，Select)140、光电二极管(PD，Photo Diode)150、浮空
节点(FD，Floating Diffusion)160等电路结构。
[0005] 随着人们对具有高像素的影像传感器的需求越来越大，像素越来越高的芯片的设计及其制造工艺需要不断被改进。目前的像素单元中采用的4T电路，如图1和图2所示，传送开关110、复位管120、源跟随器130、选择管140、光电二极管150、浮空节点160等电路结构都集成在像素区域，一个PD对应一个TG，占用较大的像素区域面积，降低了感光区域的面积，影响成像效果。
[0006] 因此本领域需要一种新型的背照式CMOS图像传感器，通过优化各器件的结构或布局来提高图像传感器的整体性能。
发明内容
[0007] 针对现有技术中存在的上述问题，根据本发明的一个方面，提供一种背照式CMOS图像传感器，包括：
[0008] N个光电二极管；
[0009] 一个传送开关，所述传送开关包括一个栅极以及所述栅极下方的N个彼此
电隔离的
沟道区；以及
[0010] N个浮空节点，其中所述N个光电二极管中的每一个通过所述传送开关的对应的一个沟道区连接到所述N个浮空节点中的对应的一个。
[0011] 在本发明的一个
实施例中，背照式CMOS图像传感器还包括N个信号传送电路，每个信号传送电路连接到所述N个浮空节点中的对应的一个，每个信号传送电路包括：
[0012] 复位管，所述复位管的源级连接到浮空节点的一端，所述复位管漏极连接到电源；
[0013] 源跟随器，所述源跟随器的栅极连接到复位管的源级，所述源跟随器漏极连接到电源；
[0014] 选择管，所述选择管的漏极连接到源跟随器的源极，所述选择管的源极为输出端，其中传送开关、复位管、选择管的栅极连接到外部控制电路。
[0015] 在本发明的一个实施例中，在进行
信号处理时，所述传送开关导通，每个光电二极管的电荷通过对应的浮空节点转移，在输出端
输出信号。
[0016] 在本发明的一个实施例中，背照式CMOS图像传感器还包括形成在晶片
正面上的倒棱台凹槽，所述倒棱台顶部与晶片正面齐平，所述倒棱台的顶部面积大于底部的面积，所述倒棱台具有N个从倒棱台顶部延伸到底部的倾斜侧面，每个倾斜侧面通过隔离沟槽进行隔离，所述传送开关的栅极形成在倒棱台凹槽中，所述传送开关的N个彼此电隔离的沟道区形成在所述倒棱台的N个倾斜侧面上。
[0017] 在本发明的一个实施例中，每个光电二极管包括钳位光电二极管PPD、N型光电二极管NPD和下方的N型掺杂区，浮空节点和N型光电二极管分别形成在倒棱台的倾斜侧面的上端和下端，钳位光电二极管形成在晶片的正面表面区域并与浮空节点相邻，传送开关的沟道区设置在浮空节点和N型光电二极管之间。
[0018] 在本发明的另一个实施例中，提供一种背照式CMOS图像传感器阵列，包括：
[0019] 按照矩阵方式排列的多个像素单元，每个像素单元包括：4个光电二极管；一个传送开关，所述传送开关包括一个栅极以及所述栅极下方的4个彼此电隔离的沟道区；以及4个浮空节点，其中所述4个光电二极管中的每一个通过所述传送开关的对应的一个沟道区连接到所述4个浮空节点中的对应的一个；
[0020] 每个像素单元周围设置有4个信号传送电路，每个信号传送电路连接到所述4个浮空节点中的对应的一个，每个信号传送电路包括：复位管，所述复位管的源级连接到浮空节点的一端，所述复位管漏极连接到电源；源跟随器，所述源跟随器的栅极连接到复位管的源级，所述源跟随器漏极连接到电源；选择管，所述选择管的漏极连接到源跟随器的源极，所述选择管的源极为输出端，其中传送开关、复位管、选择管的栅极连接到外部控制电路。
[0021] 在本发明的另一个实施例中，相邻像素单元共用信号传送电路。
[0022] 在本发明的另一个实施例中，在进行信号处理时，第一像素单元的传送开关导通，第一像素单元的每个光电二极管的电荷通过对应的浮空节点转移，在输出端输出信号，然后依次控制
水平和竖直方向上的像素单元的传送开关，得到完整的图像信号。
[0023] 在本发明的又一个实施例中，提供一种背照式CMOS图像传感器的制造方法，包括：
[0024] 在晶片上生长介电层，并植入光电二极管PD区以及光电二极管隔离PDI区域；
[0025] 生长掩膜层；
[0026] 涂覆光阻，通过
光刻工艺使光阻图形化，先对掩膜层进行
刻蚀，然后通过
湿蚀刻的方式进行
各向异性刻蚀，在晶片正面上形成倒棱台凹槽；
[0027] 在晶片表面生长牺牲层，进行P-阱区植入；
[0028] 进行NPD区植入；
[0029] 进行FD区植入；
[0030] 进行PPD区植入；
[0031] 生长厚
二氧化
硅层作为
多晶硅刻蚀阻挡层；
[0032] 涂覆光阻，通过光刻工艺使光阻图形化，暴露栅极沟道区域；
[0033] 去除栅极沟道区域的氧化层；
[0034] 去除光阻，表面清洗并生长栅氧化层；
[0035] 生长未掺杂的多晶硅层，然后采用离子植入的方式进行表面掺杂；
[0036] 涂覆光阻PR，通过光刻工艺使光阻图形化，仅保留栅极多晶硅区域的光阻；
[0037] 进行栅极多晶硅刻蚀，然后去除残余光阻；
[0038] 形成介质层；
[0039] 进行金属连接孔刻蚀以及孔填充工艺，在浮空节点和传送开关的栅极处形成外接金属互连。
[0040] 在本发明的又一个实施例中，FD区和NPD区形成在倒棱台的倾斜侧面的上端和下端。
[0041] 本发明通过设计传送开关倾斜栅极，并共用栅极，可一定程度上提升光电二极管区域面积，改善成像
质量。并且一个像素单元周围有四个复位管Rx、源跟随器Sx和选择管Rs电路，相当于4个光电二极管PD和4个浮空节点FD共用1个传送开关TG、2个复位管Rx、源跟随器Sx和选择管Rs电路，其信号传播速度比传统的电路信号传递快一倍，提高器件性能。
附图说明
[0042] 为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
[0043] 图1示出现有技术的背照式CMOS图像传感器的电路图。
[0044] 图2示出现有技术的光电二极管的横截面示意图。
[0045] 图3示出根据本发明的一个实施例的背照式CMOS图像传感器300的正面视图。
[0046] 图4示出沿图3所示背照式CMOS图像传感器300的AA线截取的截面图。
[0047] 图5示出根据本发明的一个实施例的背照式CMOS图像传感器300的背面视图。
[0048] 图6示出根据本发明的一个实施例的背照式CMOS图像传感器600的电路图。
[0049] 图7示出根据本发明的一个实施例的背照式CMOS图像传感器阵列的俯视图。
[0050] 图8A至图8P示出根据本发明的一个实施例的背照式CMOS图像传感器的
制造过程的截面图。
具体实施方式
[0051] 在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
[0052] 在本
说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
[0053] 在制造背照式CMOS图像传感器芯片的过程中，像素单元中采用的4T电路包括传送开关、复位管、源跟随器、选择管、光电二极管、浮空节点等电路结构。本发明的实施例优化并设计这些电路结构的布局。
[0054] 图3示出根据本发明的一个实施例的背照式CMOS图像传感器300的正面视图。图4示出沿图3所示背照式CMOS图像传感器300的AA线截取的截面图。图5示出根据本发明的一个实施例的背照式CMOS图像传感器300的背面视图。
[0055]
光子进入快
门后，首先经过微透镜360聚焦到相应像素中，然后经过拜
耳阵列380的滤光片370滤除不需要的
颜色。光子由器件层背面经衬底至N埋层至钳位层方向射入。如图3至5所示，背照式CMOS图像传感器300包括四个光电二极管310-1至310-4(下文中合称为光电二极管310)、四个浮空节点320-1至320-4(下文中合称为浮空节点320)、一个传送开关330。四个光电二极管310-1至310-4共用一个传送开关330。四个光电二极管310-1至310-4通过传送开关330连接到四个浮空节点320-1至320-4中对应的一个。
[0056] 背照式CMOS图像传感器300形成在晶片上，包括通过刻蚀形成在晶片正面上的倒棱台凹槽。倒棱台顶部和底部为正方形，顶部面积大于底部的面积。倒棱台具有四个从倒棱台顶部延伸到底部的倾斜侧面。四个倾斜侧面通过隔离沟槽340进行隔离。传送开关330的栅极形成在倒棱台凹槽中，因此传送开关330的栅极具有四个倾斜侧面。
[0057] 传送开关330的栅极下方的四个倾斜侧面具有四个彼此分隔的沟道区，分别控制四个光电二极管与对应的浮空节点的导通和断开。每个光电二极管310可包括表面的钳位光电二极管PPD 311、N型光电二极管NPD 312和下方的N型掺杂区。浮空节点320和N型光电二极管312分别形成在倒棱台的倾斜侧面的上端和下端。钳位光电二极管311形成在晶片的正面并与浮空节点320相邻。传送开关330的沟道区设置在浮空节点320和N型光电二极管312之间，通过控制栅极处
电压，实现浮空节点320和N型光电二极管312的导通和断开。
[0058] 具体而言，参照图4所示的截面图，倒棱台倾斜侧面的顶端周围形成P型阱区，浮空节点320区形成在P型阱区中。N型光电二极管NPD 312形成在P型阱区的下端，且包括上部的P型掺杂区和下部的N型掺杂区。浮空节点320和N型光电二极管NPD 312之间的区域为传送开关330的沟道区域。
[0059] 本发明的实施例公开的CMOS图像传感器电路采用一种新型的倾斜栅极。CMOS图像传感器光电二极管区域的面积直接决定满井容量的大小，本发明通过设计传送开关倾斜栅极，并共用栅极，可一定程度上提升光电二极管区域面积，改善成像质量。
[0060] 图6示出根据本发明的一个实施例的背照式CMOS图像传感器600的电路图。如图6所示，除与图3至图5所示结构相同的光电二极管610、浮空节点620和传送开关630外，背照式CMOS图像传感器600还包括复位管640、源跟随器650、选择管660。复位管640的源级连接到浮空节点620的一端，其漏极连接到电源VDD。源跟随器650的栅极连接到复位管640的源级，其漏极连接到电源VDD。选择管660的漏极连接到源跟随器650的源极，选择管660的源极为输出端。传送开关630、复位管640、选择管660的栅极连接到外部控制电路。
[0061] 图7示出根据本发明的一个实施例的背照式CMOS图像传感器阵列的俯视图。如图7所示，照式CMOS图像传感器阵列可包括四行四列光电二极管的阵列。本领域的技术人员应该理解，图7所示阵列只是用于简要示出的目的，本发明所保护的图像传感器阵列可根据实际的需要包含任意数量的行和列。在图7所示的实施例中，相邻的两行和两列的四个光电二极管PD共用一个传送开关，每个光电二极管对应一个浮空节点FD，因此四个光电二极管PD、四个浮空节点FD和一个传送开关TG组成一个像素单元。每个浮空节点连接到对应的复位管Rx、源跟随器Sx和选择管Rs。如图7所示，由复位管Rx、源跟随器Sx和选择管Rs组成的信号传送电路设置在一个像素单元的四周，即每一个像素单元的四周有四个信号传送电路，相邻像素单元可共用信号传送电路。因此，一个像素单元周围有四个复位管Rx、源跟随器Sx和选择管Rs电路，相当于4个光电二极管PD和4个浮空节点FD共用1个传送开关TG、2个复位管Rx、源跟随器Sx和选择管Rs电路，其信号传播速度比传统的电路信号传递快一倍，提高器件性能。
[0062] 具体而言，如图7所示，Rx11与FD11相连，Rx12与FD12相连，Rx13与FD22相连，Rx32与FD21相连，往后的连接方式依此类推。信号处理时，TG11打开，分别通过FD11，FD12，FD22，FD21，进行4个PD电荷的转移，输出信号。然后依次控制水平和竖直方向上的TG的开关，得到完整的图像信号。
[0063] CMOS图像传感器PD区域的面积直接决定满井容量的大小，本
专利通过设计TG倾斜栅极设计，并共用栅极，可增大所需CD线宽宽度，并且可提升PD区域面积，改善成像质量。
[0064] 下面结合图8A至图8P描述CMOS图像传感器的制造方法。图8A至图8P示出根据本发明的一个实施例的背照式CMOS图像传感器的制造过程的截面图。
[0065] 首先，在晶片上生长介电层801，并植入光电二极管PD区以及光电二极管隔离PDI区域，如图8A所示。晶片可以是硅晶片，也可以是其他半导体材料，如硅、锗、砷化镓、磷化铟等。PD区为N型轻掺杂区。
[0066] 接下来，重新生长掩膜层SiO2 802，得到均匀性较好的膜，如图8B所示。
[0067] 接下来，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，先对掩膜层进行刻蚀，然后通过湿蚀刻的方式进行各向异性刻蚀，在晶片正面上形成倒棱台凹槽，如图8C所示。然后去除光阻和掩膜层。
[0068] 接下来，在晶片表面生长牺牲层，该牺牲层可以是SiO2，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，再进行P-阱区植入，如图8D所示。完成P-阱区植入后去除光阻。
[0069] 接下来，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，再进行NPD区植入，如图8E所示。完成NPD区植入后去除光阻。
[0070] 接下来，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，再进行FD区植入，如图8F所示。完成FD区植入后去除光阻。
[0071] 接下来，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，再进行PPD区植入，如图8G所示。完成FD区植入后去除光阻。
[0072] 接下来，生长厚
二氧化硅层作为多晶硅刻蚀阻挡层，如图8H所示。
[0073] 接下来，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，暴露栅极沟道区域，如图8I所示。
[0074] 接下来，去除栅极沟道区域的氧化层，如图8J所示。可采用湿法或
干法刻蚀工艺去除栅极沟道区域的氧化层。
[0075] 接下来，去除光阻，表面清洗并生长栅氧化层，如图8K所示。
[0076] 接下来，生长未掺杂的多晶硅层，然后采用离子植入的方式进行表面掺杂，如图8L所示。
[0077] 接下来，涂覆光阻PR，进行曝光、显影等工艺使光阻图形化，仅保留栅极多晶硅区域，如图8M所示。
[0078] 然后，进行栅极多晶硅刻蚀，并去除残余光阻，如图8N所示。
[0079] 接下来，沉积介质层；然后采用CMP的方式进行表面平坦化，如图8O所示。该介质层一般可以是SiO2。
[0080] 接下来，进行金属连接孔刻蚀以及孔填充工艺，一般为W的填充，MOCVD工艺，如图8P所示，在浮空节点和传送开关的栅极处形成外接金属互连。
[0081] 本发明的上述实施例中以4个光电二极管PD和4个浮空节点FD共用1个传送开关TG、2个复位管Rx、源跟随器Sx和选择管Rs电路为例进行了描述，本领域的技术人员应该理解，在本发明的其他实施例中，可以设计N个光电二极管PD和N个浮空节点FD共用1个传送开关TG、M个复位管Rx、源跟随器Sx和选择管Rs电路，M
[0082] 尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附
权利要求书及其等同替换来定义。
