首页 / 专利库 / 信号处理 / 信号 / 一种提升电磁锁可靠性的串并联自动切换控制系统

一种提升电磁可靠性的串并联自动切换控制系统

阅读:995发布:2021-04-11

专利汇可以提供一种提升电磁可靠性的串并联自动切换控制系统专利检索,专利查询,专利分析的服务。并且本 发明 涉及一种提升电磁 锁 可靠性的串并联自动切换控制系统,包括:复数个电磁线圈;时序控制单元:用于根据系统启动时间分时段发出串并联控制 信号 ;串并联控制单元:用于根据所述串并联 控制信号 控制复数个所述电磁线圈的串并联。本发明电磁线圈始终都由 低 电压 (24V)供电,初始时四个电磁线圈并联,电磁线圈吸合后逐步切换成四个电磁线圈 串联 , 电流 逐步降低,提高了可靠性。,下面是一种提升电磁可靠性的串并联自动切换控制系统专利的具体信息内容。

1.一种提升电磁可靠性的串并联自动切换控制系统,其特征在于,包括:
复数个电磁线圈;
时序控制单元:用于根据系统启动时间分时段发出串并联控制信号
串并联控制单元:用于根据所述串并联控制信号控制复数个所述电磁线圈的串并联。
2.根据权利要求1所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
所述时序控制单元包括一运放芯片,所述运放芯片包括第一比较单元U3A和第二比较单元U3B,所述第一比较单元U3A的反向输入端连接电阻R13一端和电阻R14一端,所述第一比较单元U3A的正向输入端连接所述第二比较单元U3B的正向输入端、电阻R12一端和电容C2一端,所述第二比较单元U3B的反向输入端连接所述电阻R14另一端和电阻R15一端,所述运放芯片电源端、电阻R12另一端和电阻R13另一端作为所述时序控制单元的电源端,所述运放芯片接地端、电阻R15另一端和电容C2另一端作为所述时序控制单元的接地端,所述第一比较单元U3A的输出端作为所述时序控制单元的第一输出端,所述第二比较单元U3B的输出端作为所述时序控制单元的第二输出端。
3.根据权利要求2所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
所述串并联控制单元包括隔离单元、分压单元和开关单元,所述隔离单元用于根据所述串并联控制信号控制所述分压单元的通断,进而控制所述开关单元的通断。
4.根据权利要求3所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
所述隔离单元包括第一隔离单元和第二隔离单元,所述第一隔离单元包括光耦U1、电阻R5和电阻R8,所述第二隔离单元包括光耦U2、电阻R7、和电阻R9;所述电阻R5一端和电阻R7一端连接所述时序控制单元的电源端,所述电阻R5另一端连接所述电阻R8一端和光耦U1输入正端,所述光耦U1输入负端连接所述电阻R8另一端和时序控制单元的第一输出端,所述电阻R7另一端连接所述电阻R9一端和光耦U2输入正端,所述光耦U2输入负端连接所述电阻R9另一端和时序控制单元的第二输出端;所述光耦U1输出端作为所述第一隔离单元的输出端,所述光耦U2输出端作为所述第二隔离单元的输出端。
5.根据权利要求4所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
所述分压单元包括第一分压单元和第二分压单元,所述第一分压单元包括电阻R3、电阻R6和电阻R11,所述第二分压单元包括电阻R2、电阻R4和电阻R10;所述电阻R3一端和电阻R2一端连接供电电源正端(V+),所述电阻R3另一端连接所述电阻R6一端并作为所述第一分压单元的第一控制端,所述电阻R6另一端串联所述第一隔离单元的输出端后连接所述电阻R11一端并作为所述第一分压单元的第二控制端,所述电阻R2另一端连接所述电阻R4一端并作为所述第二分压单元的第一控制端,所述电阻R4另一端串联所述第二隔离单元的输出端后连接所述电阻R10一端并作为所述第二分压单元的第二控制端,所述电阻R10另一端和电阻R11另一端连接供电电源负端(V-)。
6.根据权利要求5所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
所述开关单元包括第一开关单元和第二开关单元,所述第一开关单元包括PMOS管Q2、PMOS管Q3、NMOS管Q5和NMOS管Q6,所述第二开关单元包括PMOS管Q1和NMOS管Q4,复数个所述电磁线圈包括电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4;所述PMOS管Q2栅极和PMOS管Q3栅极连接所述第一分压单元的第一控制端,所述电磁线圈LOD1一端、PMOS管Q1源极、PMOS管Q2源极和PMOS管Q3源极连接供电电源正端(V+),所述PMOS管Q3漏极连接所述电磁线圈LOD1另一端、电磁线圈LOD2一端和NMOS管Q6漏极,所述PMOS管Q2漏极连接所述电磁线圈LOD2另一端、电磁线圈LOD3一端和NMOS管Q5漏极,所述PMOS管Q1栅极连接所述第二分压单元的第一控制端,所述PMOS管Q1漏极连接所述电磁线圈LOD3另一端、电磁线圈LOD4一端和NMOS管Q4漏极,所述电磁线圈LOD4另一端、NMOS管Q4源极、NMOS管Q5源极和NMOS管Q6源极连接供电电源负端(V-),所述NMOS管Q5栅极和NMOS管Q6栅极连接所述第一分压单元的第二控制端,所述NMOS管Q4栅极连接所述第二分压单元的第二控制端。
7.根据权利要求6所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
还包括低内阻释放单元,所述低内阻释放单元包括二极管D2、二极管D3、二极管D4、二极管D6和二极管D7;所述二极管D6阴极连接所述二极管D7阳极和时序控制单元的电源端,所述二极管D6阳极连接所述电容C2一端,所述二极管D7阴极连接所述电磁线圈LOD1一端,所述二极管D4阳极连接所述电磁线圈LOD1另一端,所述二极管D4阴极连接所述电磁线圈LOD2一端,所述二极管D3阳极连接所述电磁线圈LOD2另一端,所述二极管D3阴极连接所述电磁线圈LOD3一端,所述二极管D2阳极连接所述电磁线圈LOD3另一端,所述二极管D2阴极连接所述电磁线圈LOD4一端。
8.根据权利要求2所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
还包括一自恢复保险丝,供电电源正端(V+)串联所述自恢复保险丝后为系统供电。
9.根据权利要求8所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:
还包括一减压单元,所述减压单元包括稳压二极管D1和电阻R1,所述电阻R1一端连接所述自恢复保险丝,所述电阻R1另一端连接所述稳压二极管D1阴极,所述稳压二极管D1阳极连接所述时序控制单元的电源端。
10.根据权利要求8所述的提升电磁锁可靠性的串并联自动切换控制系统,其特征在于:还包括一浪涌吸收单元,包括续流二极管D0和电阻R0,所述电阻R0一端连接所述自恢复保险丝,所述电阻R0另一端连接所述续流二极管D0阴极,所述续流二极管D0阳极连接供电电源负端(V-)。

说明书全文

一种提升电磁可靠性的串并联自动切换控制系统

技术领域

[0001] 本发明涉及电磁的技术领域,尤其是涉及一种提升电磁锁可靠性的串并联自动切换控制系统。

背景技术

[0002] 电磁锁(或称磁锁)的设计和电磁一样,是利用电生磁的原理,当电流通过片时,电磁锁会产生强大的吸力紧紧地吸住吸附铁板达到锁的效果;只要小小的电流电磁锁就会产生莫大的磁力,控制电磁锁电源的门禁系统识别人员正确后即断电,电磁锁失去吸力即可开门。电磁锁主要适用于户内高压开关设备的前后柜门需要闭锁部位实现联锁,防止误操作的发生,是发电和供电部门不可缺少的闭锁装置。现有技术通常引入具有升压电路的供电电源来解决电磁锁初始启动时驱动能力不足的问题,电磁锁内部只有一个线圈,初始时利用升压电路使用大电压(例如96V)供电,电磁锁吸合后切换成低电压(24V)供电。
[0003] 申请公布号为CN101866737A的中国专利公开了一种高压启动低压通电保持的电磁致动装置,为针对设有直流或交流驱动线圈,通过以产生电磁致动效应的电磁致动装置,通过开关装置的操控,以操控可变输出电压的电源装置对电磁致动装置所设置的驱动线圈,输入较高电压的电能对驱动线圈作通电启动,于电磁致动装置启动后再通过开关装置的操控,切换为由电源装置输出较低电压的电能驱动线圈作通电保持的激磁,使驱动线圈的总电流减少,但电磁致动装置仍能满足通电致动后所需的运作特性,以节省电能及减少热损。
[0004] 上述中的现有技术方案存在以下缺陷:1、大电压(例如96V)为非安全电压(超过36V),容易造成安全事故;2、大电压(例如96V)供电时电流为1A,低电压(24V)供电时电流为
0.25A,由于线圈是感性元件,线圈从1A切换成0.25A时,电流不会突变,1A的尖峰电流会冲击低电压(24V)的供电电源内部形成回路,容易损坏供电电源,导致供电电源的故障率很高。

发明内容

[0005] 针对现有技术存在的不足,本发明的目的是提供一种提升电磁锁可靠性的串并联自动切换控制系统。
[0006] 本发明的上述发明目的是通过以下技术方案得以实现的:一种提升电磁锁可靠性的串并联自动切换控制系统,包括:
复数个电磁线圈;
时序控制单元:用于根据系统启动时间分时段发出串并联控制信号
串并联控制单元:用于根据所述串并联控制信号控制复数个所述电磁线圈的串并联。
[0007] 通过采用上述技术方案,所述串并联控制信号包括并联控制信号、第一串联控制信号和第二串联控制信号;在系统启动初期,所述时序控制单元发出并联控制信号控制复数个所述电磁线圈并联,复数个所述电磁线圈吸合一预设时间后,所述时序控制单元发出第一串联控制信号控制复数个所述电磁线圈部分串联部分并联,再一预设时间后,所述时序控制单元发出第二串联控制信号控制复数个所述电磁线圈串联;电磁线圈始终都由低电压(24V)供电,初始时四个电磁线圈并联,吸合后逐步切换成四个电磁线圈串联,电流逐步降低,提高了可靠性,且功率降低为原来的十六分之一。
[0008] 本发明在一较佳示例中可以进一步配置为:所述时序控制单元包括一运放芯片,所述运放芯片包括第一比较单元U3A和第二比较单元U3B,所述第一比较单元U3A的反向输入端连接电阻R13一端和电阻R14一端,所述第一比较单元U3A的正向输入端连接所述第二比较单元U3B的正向输入端、电阻R12一端和电容C2一端,所述第二比较单元U3B的反向输入端连接所述电阻R14另一端和电阻R15一端,所述运放芯片电源端、电阻R12另一端和电阻R13另一端作为所述时序控制单元的电源端,所述运放芯片接地端、电阻R15另一端和电容C2另一端作为所述时序控制单元的接地端,所述第一比较单元U3A的输出端作为所述时序控制单元的第一输出端,所述第二比较单元U3B的输出端作为所述时序控制单元的第二输出端。
[0009] 通过采用上述技术方案,系统初始上电时,第一比较单元U3A和第二比较单元U3B的反向输入端电压均高于各自正向输入端电压,因此,第一比较单元U3A和第二比较单元U3B的输出端均输出为负,从而发出并联控制信号;当系统上电一段时间后,电容C2得到充电,两端开始积累电压,当电容C2两端电压高于第二比较单元U3B的反向输入端电压时,第二比较单元U3B输出端的输出由负转正,从而发出第一串联控制信号;电容C2两端继续积累电压,当电容C2两端电压高于第一比较单元U3B的反向输入端电压时,第一比较单元U3A输出端的输出也由负转正,从而发出第二串联控制信号。
[0010] 本发明在一较佳示例中可以进一步配置为:所述串并联控制单元包括隔离单元、分压单元和开关单元,所述隔离单元用于根据所述串并联控制信号控制所述分压单元的通断,进而控制所述开关单元的通断。
[0011] 通过采用上述技术方案,所述隔离单元用于根据所述串并联控制信号控制所述分压单元的通断,进而控制所述开关单元的通断。
[0012] 本发明在一较佳示例中可以进一步配置为:所述隔离单元包括第一隔离单元和第二隔离单元,所述第一隔离单元包括光耦U1、电阻R5和电阻R8,所述第二隔离单元包括光耦U2、电阻R7、和电阻R9;所述电阻R5一端和电阻R7一端连接所述时序控制单元的电源端,所述电阻R5另一端连接所述电阻R8一端和光耦U1输入正端,所述光耦U1输入负端连接所述电阻R8另一端和时序控制单元的第一输出端,所述电阻R7另一端连接所述电阻R9一端和光耦U2输入正端,所述光耦U2输入负端连接所述电阻R9另一端和时序控制单元的第二输出端;所述光耦U1输出端作为所述第一隔离单元的输出端,所述光耦U2输出端作为所述第二隔离单元的输出端。
[0013] 通过采用上述技术方案,采用光耦作为隔离开关,输入端与输出端完全实现了电气隔离,抗干扰能力强,使用寿命长,传输效率高;当时序控制单元发出并联控制信号时,光耦U1和光耦U2的输入端均导通,从而控制输出端均导通;当时序控制单元发出第一串联控制信号时,光耦U1的输入端导通从而控制其输出端导通,光耦U2的输入端关闭从而控制其输出端关闭;当时序控制单元发出第二串联控制信号时,光耦U1和光耦U2的输入端均关闭,从而控制输出端均关闭。
[0014] 本发明在一较佳示例中可以进一步配置为:所述分压单元包括第一分压单元和第二分压单元,所述第一分压单元包括电阻R3、电阻R6和电阻R11,所述第二分压单元包括电阻R2、电阻R4和电阻R10;所述电阻R3一端和电阻R2一端连接供电电源正端(V+),所述电阻R3另一端连接所述电阻R6一端并作为所述第一分压单元的第一控制端,所述电阻R6另一端串联所述第一隔离单元的输出端后连接所述电阻R11一端并作为所述第一分压单元的第二控制端,所述电阻R2另一端连接所述电阻R4一端并作为所述第二分压单元的第一控制端,所述电阻R4另一端串联所述第二隔离单元的输出端后连接所述电阻R10一端并作为所述第二分压单元的第二控制端,所述电阻R10另一端和电阻R11另一端连接供电电源负端(V-)。
[0015] 通过采用上述技术方案,第一分压单元根据光耦U1的导通和关闭控制其第一控制端和地二控制端的输出信号,第二分压单元根据光耦U2的导通和关闭控制其第一控制端和地二控制端的输出信号。
[0016] 本发明在一较佳示例中可以进一步配置为:所述开关单元包括第一开关单元和第二开关单元,所述第一开关单元包括PMOS管Q2、PMOS管Q3、NMOS管Q5和NMOS管Q6,所述第二开关单元包括PMOS管Q1和NMOS管Q4,复数个所述电磁线圈包括电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4;所述PMOS管Q2栅极和PMOS管Q3栅极连接所述第一分压单元的第一控制端,所述电磁线圈LOD1一端、PMOS管Q1源极、PMOS管Q2源极和PMOS管Q3源极连接供电电源正端(V+),所述PMOS管Q3漏极连接所述电磁线圈LOD1另一端、电磁线圈LOD2一端和NMOS管Q6漏极,所述PMOS管Q2漏极连接所述电磁线圈LOD2另一端、电磁线圈LOD3一端和NMOS管Q5漏极,所述PMOS管Q1栅极连接所述第二分压单元的第一控制端,所述PMOS管Q1漏极连接所述电磁线圈LOD3另一端、电磁线圈LOD4一端和NMOS管Q4漏极,所述电磁线圈LOD4另一端、NMOS管Q4源极、NMOS管Q5源极和NMOS管Q6源极连接供电电源负端(V-),所述NMOS管Q5栅极和NMOS管Q6栅极连接所述第一分压单元的第二控制端,所述NMOS管Q4栅极连接所述第二分压单元的第二控制端。
[0017] 通过采用上述技术方案,所述时序控制单元发出并联控制信号时,PMOS管Q1、PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5和NMOS管Q6全部导通,从而控制电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4并联;所述时序控制单元发出第一串联控制信号时,PMOS管Q1和NMOS管Q4关闭,PMOS管Q2、PMOS管Q3、NMOS管Q5和NMOS管Q6导通,从而控制电磁线圈LOD3和电磁线圈LOD4串联后再与电磁线圈LOD1和电磁线圈LOD2并联;所述时序控制单元发出第二串联控制信号时,PMOS管Q1、PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5和NMOS管Q6全部关闭,从而控制电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4串联。
[0018] 本发明在一较佳示例中可以进一步配置为:还包括低内阻释放单元,所述低内阻释放单元包括二极管D2、二极管D3、二极管D4、二极管D6和二极管D7;所述二极管D6阴极连接所述二极管D7阳极和时序控制单元的电源端,所述二极管D6阳极连接所述电容C2一端,所述二极管D7阴极连接所述电磁线圈LOD1一端,所述二极管D4阳极连接所述电磁线圈LOD1另一端,所述二极管D4阴极连接所述电磁线圈LOD2一端,所述二极管D3阳极连接所述电磁线圈LOD2另一端,所述二极管D3阴极连接所述电磁线圈LOD3一端,所述二极管D2阳极连接所述电磁线圈LOD3另一端,所述二极管D2阴极连接所述电磁线圈LOD4一端。
[0019] 通过采用上述技术方案,供电电源停止供电后,电容C2两端的电压通过二极管D6和二极管D7向负载(电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4)以及二极管D4、二极管D3和二极管D2形成低内阻释放回路释放掉原来充的电压,但因为二极管自身两端存在压降,在短时间内(例如零点几秒钟)不会完全释放掉,在短时间内如果供电电源又开始供电,能够缩短电磁线圈串并联的时间。如果供电电源断电很长时间(例如几秒钟)还没有继续供电,电容C2两端的电压通过电阻R12、电阻R13、电阻R14和电阻R15形成高内阻的完全释放回路,虽然电流较小,但可以持续放电,在几秒内完全释放掉电容C2两端的电压。
[0020] 本发明在一较佳示例中可以进一步配置为:还包括一自恢复保险丝,供电电源正端(V+)串联所述自恢复保险丝后为系统供电。
[0021] 通过采用上述技术方案,所述自恢复保险丝具有高温自熔断、低温自恢复以及过电流自熔断、正常电流自恢复的功能。
[0022] 本发明在一较佳示例中可以进一步配置为:还包括一减压单元,所述减压单元包括稳压二极管D1和电阻R1,所述电阻R1一端连接所述自恢复保险丝,所述电阻R1另一端连接所述稳压二极管D1阴极,所述稳压二极管D1阳极连接所述时序控制单元的电源端。
[0023] 通过采用上述技术方案,用于对输入电源进行减压,使供应给时序控制单元的电压不会超过其能承受的最高电压。
[0024] 本发明在一较佳示例中可以进一步配置为:还包括一浪涌吸收单元,包括续流二极管D0和电阻R0,所述电阻R0一端连接所述自恢复保险丝,所述电阻R0另一端连接所述续流二极管D0阴极,所述续流二极管D0阳极连接供电电源负端(V-)。
[0025] 通过采用上述技术方案,用于吸收超过系统正常运行电压的电压输入部分,使供应给系统的电压钳位在预设安全电压(例如40V)以内,电阻R0可以是0欧姆的电阻。
[0026] 综上所述,本发明包括以下至少一种有益技术效果:1.电磁线圈始终都由低电压(24V)供电,初始时四个电磁线圈并联,电磁线圈吸合后逐步切换成四个电磁线圈串联,电流逐步降低,提高了可靠性;
2.自恢复保险丝具有高温自熔断、低温自恢复以及过电流自熔断、正常电流自恢复的功能,从而实现过温度和过电流保护功能;
3.浪涌吸收单元用于吸收超过系统正常运行电压的电压输入部分,使供应给系统的电压钳位在预设安全电压(例如40V)以内,电阻R0可以是0欧姆的电阻。
附图说明
[0027] 图1是本发明的系统原理框图;图2是本发明一实施例的系统原理图;
图3是本发明另一实施例的系统原理图;
图4是本发明电磁线圈全部并联的等效电路图;
图5是本发明电磁线圈部分串联部分并联的等效电路图;
图6是本发明电磁线圈全部串联的等效电路图。

具体实施方式

[0028] 以下结合附图对本发明作进一步详细说明。
[0029] 参照图1,为本发明公开的一种提升电磁锁可靠性的串并联自动切换控制系统,包括:复数个电磁线圈;
时序控制单元1:用于根据系统启动时间分时段发出串并联控制信号;
串并联控制单元:用于根据所述串并联控制信号控制复数个所述电磁线圈的串并联,所述串并联控制信号包括并联控制信号、第一串联控制信号和第二串联控制信号;在系统启动初期,所述时序控制单元1发出并联控制信号控制复数个所述电磁线圈并联,复数个所述电磁线圈吸合一预设时间后,所述时序控制单元1发出第一串联控制信号控制复数个所述电磁线圈部分串联部分并联,再一预设时间后,所述时序控制单元1发出第二串联控制信号控制复数个所述电磁线圈串联。
[0030] 参照图2,本发明一实施例中,所述时序控制单元1包括一运放芯片,所述运放芯片包括第一比较单元U3A和第二比较单元U3B,所述第一比较单元U3A的反向输入端连接电阻R13一端和电阻R14一端,所述第一比较单元U3A的正向输入端连接所述第二比较单元U3B的正向输入端、电阻R12一端和电容C2一端,所述第二比较单元U3B的反向输入端连接所述电阻R14另一端和电阻R15一端,所述运放芯片电源端、电阻R12另一端和电阻R13另一端作为所述时序控制单元1的电源端(,所述时序控制单元1的电源端连接供电电源正端(V+)),所述运放芯片接地端、电阻R15另一端和电容C2另一端作为所述时序控制单元1的接地端(,所述时序控制单元1的接地端连接供电电源负端(V-)),所述第一比较单元U3A的输出端作为所述时序控制单元1的第一输出端,所述第二比较单元U3B的输出端作为所述时序控制单元1的第二输出端。
[0031] 系统初始上电时,第一比较单元U3A和第二比较单元U3B的反向输入端电压均高于各自正向输入端电压,因此,第一比较单元U3A和第二比较单元U3B的输出端均输出为负,从而发出并联控制信号;当系统上电一段时间后,电容C2得到充电,两端开始积累电压,当电容C2两端电压高于第二比较单元U3B的反向输入端电压时,第二比较单元U3B输出端的输出由负转正,从而发出第一串联控制信号;电容C2两端继续积累电压,当电容C2两端电压高于第一比较单元U3B的反向输入端电压时,第一比较单元U3A输出端的输出也由负转正,从而发出第二串联控制信号。
[0032] 继续参照图2,所述串并联控制单元包括隔离单元、分压单元和开关单元,所述隔离单元用于根据所述串并联控制信号控制所述分压单元的通断,进而控制所述开关单元的通断。
[0033] 继续参照图2,所述隔离单元包括第一隔离单元2和第二隔离单元3,所述第一隔离单元2包括光耦U1、电阻R5和电阻R8,所述第二隔离单元3包括光耦U2、电阻R7、和电阻R9;所述电阻R5一端和电阻R7一端连接所述时序控制单元1的电源端,所述电阻R5另一端连接所述电阻R8一端和光耦U1输入正端,所述光耦U1输入负端连接所述电阻R8另一端和时序控制单元1的第一输出端,所述电阻R7另一端连接所述电阻R9一端和光耦U2输入正端,所述光耦U2输入负端连接所述电阻R9另一端和时序控制单元1的第二输出端;所述光耦U1输出端作为所述第一隔离单元2的输出端,所述光耦U2输出端作为所述第二隔离单元3的输出端。采用光耦作为隔离开关,输入端与输出端完全实现了电气隔离,抗干扰能力强,使用寿命长,传输效率高;当时序控制单元1发出并联控制信号时,光耦U1和光耦U2的输入端均导通,从而控制输出端均导通;当时序控制单元1发出第一串联控制信号时,光耦U1的输入端导通从而控制其输出端导通,光耦U2的输入端关闭从而控制其输出端关闭;当时序控制单元1发出第二串联控制信号时,光耦U1和光耦U2的输入端均关闭,从而控制输出端均关闭。
[0034] 继续参照图2,所述分压单元包括第一分压单元4和第二分压单元5,所述第一分压单元4包括电阻R3、电阻R6和电阻R11,所述第二分压单元5包括电阻R2、电阻R4和电阻R10;所述电阻R3一端和电阻R2一端连接供电电源正端(V+),所述电阻R3另一端连接所述电阻R6一端并作为所述第一分压单元4的第一控制端,所述电阻R6另一端串联所述第一隔离单元2的输出端后连接所述电阻R11一端并作为所述第一分压单元4的第二控制端,所述电阻R2另一端连接所述电阻R4一端并作为所述第二分压单元5的第一控制端,所述电阻R4另一端串联所述第二隔离单元3的输出端后连接所述电阻R10一端并作为所述第二分压单元5的第二控制端,所述电阻R10另一端和电阻R11另一端连接供电电源负端(V-)。
[0035] 继续参照图2,所述开关单元包括第一开关单元和第二开关单元,所述第一开关单元包括PMOS管Q2、PMOS管Q3、NMOS管Q5和NMOS管Q6,所述第二开关单元包括PMOS管Q1和NMOS管Q4,复数个所述电磁线圈包括电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4;所述PMOS管Q2栅极和PMOS管Q3栅极连接所述第一分压单元4的第一控制端,所述电磁线圈LOD1一端、PMOS管Q1源极、PMOS管Q2源极和PMOS管Q3源极连接供电电源正端(V+),所述PMOS管Q3漏极连接所述电磁线圈LOD1另一端、电磁线圈LOD2一端和NMOS管Q6漏极,所述PMOS管Q2漏极连接所述电磁线圈LOD2另一端、电磁线圈LOD3一端和NMOS管Q5漏极,所述PMOS管Q1栅极连接所述第二分压单元5的第一控制端,所述PMOS管Q1漏极连接所述电磁线圈LOD3另一端、电磁线圈LOD4一端和NMOS管Q4漏极,所述电磁线圈LOD4另一端、NMOS管Q4源极、NMOS管Q5源极和NMOS管Q6源极连接供电电源负端(V-),所述NMOS管Q5栅极和NMOS管Q6栅极连接所述第一分压单元4的第二控制端,所述NMOS管Q4栅极连接所述第二分压单元5的第二控制端。
[0036] 所述时序控制单元1发出并联控制信号时,PMOS管Q1、PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5和NMOS管Q6全部导通,从而控制电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4并联;所述时序控制单元1发出第一串联控制信号时,PMOS管Q1和NMOS管Q4关闭,PMOS管Q2、PMOS管Q3、NMOS管Q5和NMOS管Q6导通,从而控制电磁线圈LOD3和电磁线圈LOD4串联后再与电磁线圈LOD1和电磁线圈LOD2并联;所述时序控制单元1发出第二串联控制信号时,PMOS管Q1、PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5和NMOS管Q6全部关闭,从而控制电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4串联。
[0037] 优选的,所述时序控制单元1也可以包含三个比较单元,对应的,三个比较单元分别控制三个光耦的通断,三个光耦分别控制一个PMOS管和一个NMOS管,达到更细化的逐步降低电流的效果。
[0038] 参照图3,还包括低内阻释放单元8,所述低内阻释放单元8包括二极管D2、二极管D3、二极管D4、二极管D6和二极管D7;所述二极管D6阴极连接所述二极管D7阳极和时序控制单元1的电源端,所述二极管D6阳极连接所述电容C2一端,所述二极管D7阴极连接所述电磁线圈LOD1一端,所述二极管D4阳极连接所述电磁线圈LOD1另一端,所述二极管D4阴极连接所述电磁线圈LOD2一端,所述二极管D3阳极连接所述电磁线圈LOD2另一端,所述二极管D3阴极连接所述电磁线圈LOD3一端,所述二极管D2阳极连接所述电磁线圈LOD3另一端,所述二极管D2阴极连接所述电磁线圈LOD4一端。
[0039] 供电电源停止供电后,电容C2两端的电压通过二极管D6和二极管D7向负载(电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4)以及二极管D4、二极管D3和二极管D2形成低内阻释放回路释放掉原来充的电压,但因为二极管自身两端存在压降,在短时间内(例如零点几秒钟)不会完全释放掉,在短时间内如果供电电源又开始供电,能够缩短电磁线圈串并联切换的时间。如果供电电源断电很长时间(例如几秒钟)还没有继续供电,电容C2两端的电压通过电阻R12、电阻R13、电阻R14和电阻R15形成高内阻的完全释放回路,虽然电流较小,但可以持续放电,在几秒内完全释放掉电容C2两端的电压。优选的,还包括二极管D5串联于供电电源负端(V-)。
[0040] 继续参照图3,还包括一自恢复保险丝Fuse2,供电电源正端(V+)串联所述自恢复保险丝Fuse2后为系统供电。所述自恢复保险丝Fuse2具有高温自熔断、低温自恢复以及过电流自熔断、正常电流自恢复的功能。
[0041] 继续参照图3,还包括一减压单元6,所述减压单元6包括稳压二极管D1和电阻R1,所述电阻R1一端连接所述自恢复保险丝,所述电阻R1另一端连接所述稳压二极管D1阴极,所述稳压二极管D1阳极连接所述时序控制单元1的电源端。用于对输入电源进行减压,使供应给时序控制单元1的电压不会超过其能承受的最高电压。优选的,还包括电容C1,电容C1一端连接所述稳压二极管D1阳极,电容C1另一端连接供电电源负端(V-)。
[0042] 继续参照图3,还包括一浪涌吸收单元7,包括续流二极管D0和电阻R0,所述电阻R0一端连接所述自恢复保险丝Fuse2,所述电阻R0另一端连接所述续流二极管D0阴极,所述续流二极管D0阳极连接供电电源负端(V-)。用于吸收超过系统正常运行电压的电压输入部分,使供应给系统的电压钳位在预设安全电压(例如40V)以内,电阻R0可以是0欧姆的电阻。
[0043] 本实施例的实施原理为:参照图4,系统初始上电时,第一比较单元U3A和第二比较单元U3B的反向输入端电压均高于各自正向输入端电压,因此,第一比较单元U3A和第二比较单元U3B的输出端均输出为负,光耦U1和光耦U2均导通,从而控制PMOS管Q1、PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5和NMOS管Q6全部导通,电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4并联;参照图5,当系统上电一段时间后,电容C2得到充电,两端开始积累电压,当电容C2两端电压高于第二比较单元U3B的反向输入端电压时,第二比较单元U3B输出端的输出由负转正,PMOS管Q1和NMOS管Q4关闭,PMOS管Q2、PMOS管Q3、NMOS管Q5和NMOS管Q6导通,从而控制电磁线圈LOD3和电磁线圈LOD4串联后再与电磁线圈LOD1和电磁线圈LOD2并联;参照图6,电容C2两端继续积累电压,当电容C2两端电压高于第一比较单元U3B的反向输入端电压时,第一比较单元U3A输出端的输出也由负转正,光耦U1和光耦U2均关闭,从而控制PMOS管Q1、PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5和NMOS管Q6全部关闭,电磁线圈LOD1、电磁线圈LOD2、电磁线圈LOD3和电磁线圈LOD4串联。供电电源正常为24V~36V,第一比较单元U3A和第二比较单元U3B的耐压值为36V,为了防止供电电源异常输出高电压从而导致损坏运放芯片,在供电电源两端并联浪涌吸收单元,其中,续流二极管D0将电压钳制在40V,减压单元的稳压二极管D1进行减压,本实施例中为9V,给运放芯片供电电压钳制在40-9=31V,在耐压范围内,当供电电压超过40V时将被续流二极管D0钳制在40V,从而不会烧坏运放芯片,当系统温度过高或电流过大时,自恢复保险丝将起到保护作用。
[0044] 四个电磁线圈并联时,功率为4U2/R,四个电磁线圈串联时,功率为U2/4R,即:四个电磁线圈由并联转换为串联时,功率降低为原来的十六分之一。
[0045] 本具体实施方式的实施例均为本发明的较佳实施例,并非依此限制本发明的保护范围,故:凡依本发明的结构、形状、原理所做的等效变化,均应涵盖于本发明的保护范围之内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈