首页 / 专利库 / 园艺 / 地表覆盖物 / 地膜 / Process for fabricating semiconductor integrated circuit

Process for fabricating semiconductor integrated circuit

阅读:762发布:2022-10-05

专利汇可以提供Process for fabricating semiconductor integrated circuit专利检索,专利查询,专利分析的服务。并且PROBLEM TO BE SOLVED: To fabricate a high performance semiconductor integrated circuit on a substrate having a limitation on the production process like a plastic substrate.
SOLUTION: A stripping layer of silicon and an underlying film 11 of an insulating film are formed on a supporting substrate of glass and a semiconductor integrated circuit having a thin film transistor is fabricated on the underlying film. The supporting substrate is left in a gas flow containing halogenation fluorine gas to remove the stripping layer thus separating the semiconductor integrated circuit from the supporting substrate. The semiconductor integrated circuit can thereby be formed on such a material as a plastic substrate.
COPYRIGHT: (C)2004,JPO,下面是Process for fabricating semiconductor integrated circuit专利的具体信息内容。

  • ガラスでなる支持基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に絶縁膜でなる下地膜を形成し、
    前記下地膜上に薄膜トランジスタを有する半導体集積回路を作製し、
    前記半導体集積回路上にパッシベーション膜を形成し、
    ハロゲン化フッ素ガスを含む気流中に前記支持基板を放置して、前記剥離層を除去することにより、前記支持基板から前記半導体集積回路を分離することを特徴とする半導体集積回路の作製方法。
  • 請求項1において、前記フッ化ハロゲンは、化学式XF n (Xはフッ素以外のハロゲン、nは整数)で示される物質であることを特徴とする半導体集積回路の作製方法。
  • 請求項1において、前記フッ化ハロゲンは、一フッ化塩素(ClF)、三フッ化塩素(ClF 3 )、一フッ化臭素(BrF)、三フッ化臭素(BrF 3 )、一フッ化沃素(IF)又は三フッ化沃素(IF 3 )であることを特徴とする半導体集積回路の作製方法。
  • 請求項1において、前記下地膜は、酸化珪素膜であることを特徴とする半導体集積回路の作製方法。
  • 請求項1において、前記パッシベーション膜は、窒化珪素膜でなることを特徴とする半導体集積回路の作製方法。
  • 说明书全文

    本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、表示画面の周辺に取り付ける半導体集積回路を効果的に実装する方法であり、プラスチックフィルム等の薄型の基板にも実装可能な、表示装置の作製方法に関する。

    マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。 パッシブマトリクス型では、第1の基板上に透明導電膜等でできた多数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成する。 そして、両基板上の電気配線が対向するように基板を配置する。

    基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。 このようにして、マトリクス表示が可能となる。

    アクティブマトリクス型では、第1の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。 また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板の透明導電膜とが対向するように基板を配置する。

    通常、これらの表示装置は、ガラスが基板として用いられた。 パッシブマトリクス型では、基板上に透明導電膜を形成し、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないため、プラスチックを基板とすることも可能であった。 一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。

    いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路(周辺駆動回路、もしくは、ドライバー回路という)を取り付ける必要があった。 従来は、これは、テープ自動ボンディング(TAB)法やチップ・オン・グラス(COG)法によってなされてきた。 しかしながら、マトリクスの規模は数100行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、対するドライバー回路は、長方形状のICパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。

    この問題を解決する方法として、特開平7−14880には、ドライバー回路を、マトリクスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリスタルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。 ドライバー回路としては、幅2mmほど程度で十分であることにより、このような配置が可能となる。 このため、基板のほとんどを表示画面とすることができた。

    しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。 例えば、表示装置をより薄くする必要から基板の厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である。 しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5mm以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以上もスティック・クリスタルが出ることとなる。

    さらに、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。 特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。 なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。

    また、この問題を解決するための他の方法として、TFTを有する半導体集積回路を他の支持基板上に形成し、これを剥離して、他の基板に接着する方法や、または、他の基板に接着した後、元の支持基板を除去する方法が知られている。 これは、一般にはシリコン・オン・インシュレタ─(SOI)の技術として知られている。 しかし、この技術では半導体集積回路は、支持基板のサイズで規定されてしまい、例えば、表示素子の大面積化には十分対応できないことは明らかであった。

    さらに、支持基板を除去するに際して、半導体集積回路に損傷を与えることが多く、よって、歩留りが低下することも問題であった。 本発明は、このような問題点を解決し、表示装置のより一層の小型・軽量化を実現せしめ、かつ、高い歩留りを達成するための、表示装置の作製方法を提供することを目的とする。

    本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路を機械的に接着し、かつ、電気的な接続を完了したのち、該スティック・クリスタルの支持基板のみを除去することによって、ドライバー回路部分の薄型化を実施することを特徴とする。 このような構造では、基板の熱膨張による変形応は、回路全般に均一にかかり、したがって、特定の箇所にのみ応力が集中して、欠陥が発生するということは避けられる。

    この場合、最も高い技術が要求されるのは支持基板を除去し、半導体集積回路を剥離する方法である。 本発明では、前記支持基板から半導体集積回路を剥離するに際し、ハロゲン、特に、フッ化ハロゲン、を含む気体を用いることを特色とする。 フッ化ハロゲンとは、化学式XF n (Xはフッ素以外のハロゲン、nは整数)で示される物質であり、例えば、一フッ化塩素(ClF)、三フッ化塩素(ClF 3 )、一フッ化臭素(BrF)、三フッ化臭素(BrF 3 )、一フッ化沃素(IF)、三フッ化沃素(IF 3 )等が知られている。

    フッ化ハロゲンは、シリコンを非プラズマ状態でもエッチングするが、酸化珪素は全くエッチングしないという特徴を有する。 プラズマを用いる必要がないということは、プラズマダメージによる回路の破壊がなく、よって歩留り向上に効果的である。 さらに、酸化珪素とシリコンとのエッチングの選択性が極めて高いことも、回路や素子を破壊しないという意味で有益である。

    本発明においては、支持基板上にシリコンを主成分とする剥離層を形成し、その上に、酸化珪素によって被覆された半導体集積回路を形成する。 シリコンは、前記したようにフッ化ハロゲンにより、プラズマを用いないでもエッチングされるが、その他のハロゲンを有する気体、例えば、四フッ化炭素(CF 4 )や三フッ化窒素(NF 3 )等も、プラズマ状態になるとシリコンをエッチングするので、本発明に用いることができる。
    したがって、支持基板をフッ化ハロゲン等のハロゲンを有する気体中、もしくはプラズマ中に置くことにより、支持基板の剥離層をエッチングし、よって半導体集積回路を剥離することができる。

    本発明によって作製されるべき表示装置は、電気配線と、これに電気的に接続され、TFTを有する細長い半導体集積回路を有する第1の基板の電気配線の形成された面に対して、表面に透明導電膜を有する第2の基板の透明導電膜を対向させた構造を有し、特開平7−14880のスティック・クリスタルと同様、前記半導体集積回路は、表示装置の表示面(すなわち、マトリクス)の1辺の長さに概略等しい。 そして、この半導体集積回路は、他の支持基板上に作製されたものを、前記したように、ハロゲンを有する気体を用いて剥離して、前記第1の基板に装着する方法である。

    特に、パッシブマトリクス型の場合には、第1の方向に延びる複数の透明導電膜の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透明導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる第2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対向するように配置した表示装置で、第1および第2の半導体集積回路は他の支持基板上に作製されたものを剥離して、それぞれの基板に装着する。

    また、アクティブマトリクス型の場合には、第1の方向に延びる複数の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の半導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TFTを有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板を表面に透明導電膜を有する第2の基板に、第1の基板の第1および第2の電気配線と、第2の基板の透明導電膜とが、対向するように、配置させた表示装置で、第1および第2の半導体集積回路は他の支持基板上に作製されたものを剥離して、第1の基板に装着する。

    本発明によって、表示装置の基板の種類や厚さ、大きさに関して、さまざななバリエーションが可能となった。 例えば、実施例2に示したように、極めて薄いフィルム状の液晶表示装置を得ることもできる。 この場合には、表示装置を曲面に合わせて張りつけてもよい。 さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。

    また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。 典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品となり、その応用範囲もさまざまに広がる。 このように本発明の工業的価値は極めて高い。

    本発明によって作製された表示装置の断面の例を示すと、図1のようになる。 図1(A)は、比較的、小さな倍率で見たものである。 図の左側は、半導体集積回路の設けられたドライバー回路部7を、また、右側は、マトリクス部8を示す。 基板1上には透明等電膜等の材料でできた電気配線4のパターンを形成し、さらに、金のような材料で突起物(バンプ)6を設ける。 一方、半導体集積回路2は、実質的にTFTと同程度の厚さのもので、これには、接続部分に導電性酸化物のように、酸化によって接触抵抗の変動しない材料によって、電極5を設けておき、これをバンプ6に接触させる。 そして、機械的に固定するために、半導体集積回路2と基板1の間には、樹脂3を封入する。 (図1(A))

    図1(A)のうち、点線で囲まれた接触部を拡大したのが、図1(B)である。 符号は、図1(A)と同じ物を示す。 さらに、図1(B)の点線で囲まれた部分を拡大したのが、図1(C)である。 すなわち、半導体集積回路は、Nチャネル型TFT(12)とPチャネル型TFT(13)が、下地絶縁膜11、層間絶縁物14、あるいは、窒化珪素等のパッシベーション膜15で挟まれた構造となる。 (図1(B)、図1(C))

    通常、半導体集積回路を形成する際の下地膜11としては酸化珪素を用いるが、それだけでは、耐湿性等が劣るので、別途、パッシベーション膜をその上に設けなければならないが、図3に示すように、半導体回路とその接触部の厚さが液晶の基板間厚さよりも薄ければ、対向基板16を回路の上に重ねることも可能である。 その場合には、特開平5−66413に開示されている液晶表示装置と同等に、ドライバー回路部7の外側で、エポキシ樹脂等のシール剤17によって液晶封止(シール)処理をおこない、また、基板1と16の間には、液晶材料18を満たすので、外部から可動イオン等が侵入することが無く、特別にパッシベーション膜を設ける必要はない。 (図3)

    また、接触部分に関しては、バンプを用いる方法の他に、図1(D)に示すように、金の粒9のような導電性粒子を接着部分に拡散させ、これによって、電気的な接触を得るようにしてもよい。 粒子の直径は、半導体集積回路2と基板1の間隔よりやや大きくするとよい。 (図1(D))
    このような表示装置の作製順序の概略は、図2に示される。 図2はパッシブマトリクス型の表示装置の作製手順を示す。 まず、多数の半導体集積回路22が、剥離層を介して支持基板21の上に形成する。 (図2(A))

    そして、これを分断して、スティック・クリスタル23、24を得る。 得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。 (図2(B))
    次に、スティック・クリスタル23、24の回路の形成された面を、それぞれ、別の基板25、27の透明導電膜による配線のパターンの形成された面26、28上に接着し、電気的な接続を取る。 (図2(C)、図2(D))

    その後、本発明の方法によって、ハロゲンを含む気体によって、剥離層をエッチングし、よって、スティック・クリスタル23、24の支持基板をはがし、半導体集積回路29、30のみを前記基板の面26、28上に残す。 (図2(E)、図2(F))
    最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。 なお、面26は、面26の逆の面、すなわち、配線パターンの形成されていない方の面を意味する(図2(G))

    上記の場合には、ロー・スティック・クリスタル(ロー配線を駆動するドライバー回路用のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動するドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。
    また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。 さらに、フィルムのような材料を基板として形成される場合は実施例に示した。

    〔実施例1〕
    本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。 本実施例を図4および図5を用いて説明する。 図4には、スティック・クリスタル上にドライバー回路を形成する工程の概略を示す。 また、図5には、スティック・クリスタルを液晶表示装置の基板に実装する工程の概略を示す。

    スティック・クリスタルの支持基板にはガラス基板を用いた。 まず、ガラス基板31上に剥離層として、厚さ3000Åのシリコン膜32を堆積した。 シリコン膜32は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。 さらに、シリコン膜はアモルファスでも結晶性でもよい。

    また、ガラス基板は、コーニング7059、同1737、NHテクノグラスNA45、同35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。 石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。

    シリコン膜32上には、厚さ1000Åの酸化珪素膜33を堆積した。 この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。 そして、公知の方法により、結晶性の島状シリコン領域(シリコン・アイランド)34、35を形成した。 このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。 本実施例では400〜600Åとした。

    また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法)が用いられる。 固相成長法を用いる際には、特開平6−244104に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。 さらには、特開平6−318701のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。 いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。

    その後、プラズマCVD法もしくは熱CVD法によって、厚さ1200Åの酸化珪素のゲイト絶縁膜36を堆積し、さらに、厚さ5000Åの結晶性シリコンによって、ゲイト電極・配線37、38を形成した。 ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。 さらに、金属のゲイト電極を形成する場合には、特開平5−267667もしくは同6−338612に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。 ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。 (図4(A))

    その後、セルフアライン的に、イオンドーピング法等の手段によりN型およびP型の不純物をシリコン・アイランドに導入し、N型領域39、P型領域40を形成した。 そして、公知の手段で、層間絶縁物(厚さ5000Åの酸化珪素膜)41を堆積した。 そして、これにコンタクトホールを開孔し、アルミニウム合金配線41〜44を形成した。 (図4(B))

    さらに、これらの上に、パッシベーション膜として、厚さ2000Åの窒化珪素膜46をプラズマCVD法によって堆積し、これに、出力端子の配線44に通じるコンタクトホールを開孔した。 そして、スパッタ法によって、インディウム錫酸化物被膜(ITO、厚さ1000Å)の電極47を形成した。 ITOは透明の導電性酸化物である。 その後、直径約50μm、高さ約30μmの金のバンプ48を機械的にITO電極47の上に形成した。 このようにして得られた回路を適当な大きさに分断し、よって、スティック・クリスタルが得られた。 (図4(C))

    一方、液晶表示装置の基板49にも、厚さ1000ÅのITOによって電極50を形成した。 本実施例では、液晶表示装置の基板としては、厚さ0.3mmのポリエチレン・サルファイル(PES)を用いた。 そして、この基板49に、スティックドライバーの基板31を圧力を加えて接着した。 このとき、電極47と電極50はバンプ48によって、電気的に接続される。 (図5(A))

    次に熱硬化性の有機樹脂を混合した接着剤51をスティック・クリスタル31と液晶表示装置の基板49の隙間に注入した。 なお、接着剤は、スティック・クリスタル31と液晶表示装置の基板49を圧着する前に、いずれかの表面に塗布しておいてもよい。

    そして、120℃の窒素雰囲気のオーブンて、15分間処理することにより、スティック・クリスタル31と基板49との電気的な接続と機械的な接着を完了した。 なお、完全な接着の前に、電気的な接続が不十分であるか否かを、特開平7−14880に開示される方法によってテストした後、本接着する方法を採用してもよい。 (図5(B))

    このように処理した基板を、三フッ化塩素(ClF 3 )と窒素の混合ガスの気流中に放置した。 三フッ化塩素と窒素の流量は、共に500sccmとした。 反応圧力は1〜10Torrとした。 温度は室温とした。 三フッ塩素等のハロゲン化物は、シリコンを選択的にエッチングするが、酸化物(酸化珪素やITO)はほとんどエッチングせず、アルミニウムも表面に安定な酸化物被膜を形成すると、その段階で反応が停止するので、エッチングされない。

    本実施例では、三フッ化塩素に侵される可能性のある材料は、剥離層(シリコン)32、シリコン・アイランド34、35、ゲイト電極37、38、アルミニウム合金配線41〜44、接着剤51であるが、このうち、剥離層と接着剤以外は外側に酸化珪素等の材料が存在するため、三フッ化塩素が到達できない。 実際には、図5(C)に示すように、剥離層32のみが選択的にエッチングされ、空孔52が形成された。 (図5(C))

    さらに、経過すると剥離層は完全にエッチングされ、下地膜の底面53が露出し、スティック・クリスタルの基板31を半導体回路と分離することができた。 三塩化フッ素によるエッチングでは、下地膜の底面でエッチングが停止するので、該底面53は極めて平坦であった。 (図5(D))
    このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。 このようにして得られる基板を用いて、液晶表示装置が完成される。

    〔実施例2〕
    本実施例は、フィルム状のパッシブマトリクス型液晶表示装置を連続的に形成する方法(ロール・トゥー・ロール法)に関するものである。 図6に本実施例の生産システムを示す。 フィルム状の液晶表示装置を得るための基板材料としては、PES(ポリエチレンサルファイル)、PC(ポリカーボネート)、ポリイミドから選ばれたものを用いればよい。 PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)は、多結晶性のプラスチックであるため、特に偏光に用いて表示をおこなう液晶材料には用いることが適切でなかった。

    図6に示すシステムは、液晶電気光学装置を構成する基板として、カラーフィルターの設けられた基板を作製する流れ(図の下側)と、その対向基板を作製する流れ(図の上側)とに大別される。 まず、カラーフィルター側基板の作製工程について説明する。

    ロール71に巻き取られているフィルムに、印刷法により、その表面にRGBの3色のカラーフィルタを形成する。 カラーフィルタの形成は、3組のロール72によっておこわれる。 なお作製する液晶表示装置がモノクロの場合は、この工程は不要である。 (工程「カラーフィルター印刷」)

    さらに、ロール73によって、オーバーコート剤(平坦化膜)を印刷法によって形成する。 オーバーコート剤は、カラーフィルタの形成によって凹凸となった表面を平坦化するためのものである。 このオーバーコート剤を構成する材料としては、透光性を有する樹脂材料を用いればよい。 (工程「オーバーコート剤(平坦化膜)印刷」)
    次に、ロール74を用い、印刷法により必要とするパターンにロー(カラム)電極を形成する。 この印刷法による電極の形成は、導電性のインクを用いておこなう。 (工程「電極形成」)

    さらに、ロール75によって、配向膜を印刷法で形成し(工程「配向膜印刷」)、加熱炉76を通過させることによって、配向膜を焼き固める。 (工程「配向膜焼成」)
    さらに、ロール77を通過させることによって、配向膜の表面にラビング処理をおこなう。 こうして配向処理が完了する。 (工程「ラビング」)

    次に、圧着装置78によって、基板上にスティック・クリスタルを装着し(工程「スティック装着」)、加熱炉79を通過させることにより、接着剤が硬化し、接着が完了する。 (工程「接着剤硬化」)
    本実施例では、剥離層は実施例1と同様にシリコンを用いたので、次に、三フッ化塩素チャンバー80(差圧排気して、三フッ化塩素が外部に漏出しないようにしたチャンバー)によって、剥離層をエッチングし、よって、スティック・クリスタルの基板を剥離する。 (工程「スティック剥離」

    その後、スペーサー散布器81より、フィルム基板上にスペーサーを散布し(工程「スペーサー散布」)、ロール82を用いて、シール材を印刷法によって形成する。 シール剤は、対向する基板同士を接着するためと、液晶が一対の基板間から漏れ出ないようにするためのものである。 なお、本実施例では、半導体回路の厚みを液晶基板間よりも薄くすることにより、図3のように、半導体集積回路の外部がシールされるような構造(特開平5−66413に開示されている)とした。 (工程「シール印刷」)

    この後、液晶滴下装置83を用いて液晶の滴下をおこない、液晶層をフィルム基板上に形成する。 こうして、カラーフィルター側基板が完成する。 以上の工程は、各ロールが回転することにより、連続的に進行していく。
    次に、対向基板の作製工程を示す。 ロール61から送りだされたフィルム基板上に、ロール62によって、所定のパターンにカラム(ロー)電極を形成する。 (工程「電極形成」)
    さらにロール63によって、配向膜を印刷法により形成し(工程「配向膜印刷」)、加熱炉64を通過させることによって、配向膜を焼き固める。 (工程「配向膜焼成」)

    その後、フィルム基板を、ロール65に通過させることによって、配向処理をおこなう。 (工程「ラビング」)
    次に、圧着装置66によって、基板上にスティック・クリスタルを装着し(工程「スティック装着」)、加熱炉67を通過することにより、接着剤が硬化する。 (工程「接着剤硬化」)
    さらに、三フッ化塩素チャンバー68によって、スティック・クリスタルの基板を剥離する。 この際の条件等については実施例1と同じとした。 (工程「スティック剥離」

    以上の処理を経たフィルム基板はロール69を経由して、次のロール84に送られる。 ロール84では、カラーフィルター側基板と対向基板を貼り合わせて、セルとする。 (工程「セル組」)
    その後、加熱炉85において加熱することにより、シール材を硬化せしめ、基板同士の貼り合わせが完了する。 (工程「シール剤硬化」)
    さらにカッター86によって所定の寸法に切断することにより、フィルム状の液晶表示装置が完成する。 (工程「分段」)
    い。

    本発明による表示装置の断面構造を示す。

    本発明による表示装置の作製方法の概略を示す。

    本発明によって作製される1例の表示装置の断面構造を示す。

    本発明に用いるスティック・クリスタルの作製工程を示す。

    スティック・クリスタルを基板に接着する工程を示す。

    フィルム液晶表示装置の連続的製法システムを示す。

    符号の説明

    1 ・・・ 液晶表示装置の基板2 ・・・ 半導体集積回路3 ・・・ 接着剤4 ・・・ 液晶表示装置の電極5 ・・・ 半導体集積回路の電極6 ・・・ バンプ7 ・・・ ドライバー回路部8 ・・・ マトリクス部9 ・・・ 導電性粒子11・・・ 下地膜12・・・ Nチャネル型TFT
    13・・・ Pチャネル型TFT
    14・・・ 層間絶縁物15・・・ パッシベーション膜16・・・ 液晶表示装置の対向基板17・・・ シール剤18・・・ 液晶材料21・・・ スティック・クリスタルを形成する基板22・・・ 半導体集積回路23、24 スティック・クリスタル
    25、27 液晶表示装置の基板26、28 配線パターンの形成されている面29、30 液晶表示装置の基板上に移されたドライバー回路26・・・ 配線パターンの形成されている面と逆の面31・・・ スティック・クリスタルを形成する基板32・・・ 剥離層33・・・ 下地膜34、35 シリコン・アイランド36・・・ ゲイト絶縁膜37、38 ゲイト電極39・・・ N型領域40・・・ P型領域41・・・ 層間絶縁物42〜44 アルミニウム合金配線46・・・ パッシベーション膜47・・・ 導電性酸化物膜48・・・ バンプ49・・・ 液晶表示装置の基板
    50・・・ 液晶表示装置の電極51・・・ 接着剤52・・・ 空孔53・・・ 下地膜の底面

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈