1.一种半导体存储装置，其特征在于包括：
多个存储器串，所述多个存储器串的每一个具有多个存储器单元；
字线，与多个第一存储器单元电连接，所述多个第一存储器单元的每一个包含在所述多个存储器串的对应一个中，且所述多个第一存储器单元可以存储第一数据和第二数据，所述第一数据对应于第一页面，所述第二数据对应于第二页面；以及
控制电路，对页面执行写入动作及读出动作；且
所述控制电路：
在对所述字线的第一写入动作中，测定在存储器串流通的单元电流，所述第一写入动作用来将所述第一数据写入到所述多个第一存储器单元；且
在第二写入动作中，基于单元电流的测定结果而修正对所述字线所施加的写入电压，所述第二写入动作用来将所述第二数据写入到所述多个第一存储器单元。
2.根据权利要求1所述的半导体存储装置，其特征在于：
所述控制电路，
将所述测定结果作为旗标数据写入至所述页面的冗余区域，
在第一读出中，从所述冗余区域读出所述旗标数据，且
在第二读出中，基于所述旗标数据而修正对字线所施加的读出电压。
3.根据权利要求1或2所述的半导体存储装置，其特征在于：
所述控制电路，
在第一写入中，将所述测定结果作为旗标数据写入至所述页面的冗余区域，在第二写入中，从所述冗余区域读出所述旗标数据，且
在所述第二写入中，基于所述旗标数据而修正对字线所施加的写入电压。
4.根据权利要求1或2所述的半导体存储装置，其特征在于还包括寄存器，该寄存器储存包含写入电压的信息的多个参数，且
所述控制电路基于所述测定结果而选择所述多个参数的一个，并使用所述选择的参数而决定所述写入电压。
5.一种半导体存储装置，其特征在于包括：
存储器单元阵列，具备多个页面，且所述多个页面的各者具有多个存储器单元；
多条字线，连接在所述多个页面；以及
控制电路，对页面控制写入动作及读出动作；且
所述控制电路，
对于应写入至作为所述页面的一部分的采样区域的第一电平的位数进行计数，并将所述计数值作为旗标数据写入至所述页面的冗余区域，
在第一读出中，从所述冗余区域读出所述旗标数据，并且对从所述采样区域读出的第一电平的位数进行计数，且
在第二读出中，基于所述旗标数据与所述第一读出的计数值的差而修正对字线所施加的读出电压。
6.根据权利要求5所述的半导体存储装置，其特征在于还包括：
第一高速数据缓冲存储器，保持所述第一读出的读出数据；以及
第二高速数据缓冲存储器，保持所述第二读出的读出数据；且
所述控制电路根据从外部接收的指令而输出所述第一高速数据缓冲存储器的数据及所述第二高速数据缓冲存储器的数据中的一者。
7.根据权利要求5所述的半导体存储装置，其特征在于还包括：
第一高速数据缓冲存储器，保持所述第一读出的读出数据；以及
第二高速数据缓冲存储器，保持所述第二读出的读出数据；且
所述控制电路，
以第一时序输出所述第一高速数据缓冲存储器的数据，且
在以第二时序从外部接收到指令的情况下，输出所述第二高速数据缓冲存储器的数据。