首页 / 国际专利分类库 / 物理 / 信息存储 / 半导体器件及其操作方法

半导体器件及其操作方法

申请号 CN201410384266.0 申请日 2014-08-06 公开(公告)号 CN104851459B 公开(公告)日 2019-08-06
申请人 爱思开海力士有限公司; 发明人 文庆植; 李煕烈; 金世峻;
摘要 半导体 器件包括:CAM 块 ,其包括具有相对半导体衬底垂直配置的多个垂直存储串,其中,多个垂直存储串中的每个与多个字线电耦接,以及多个字线中的每个与多个CAM单元电耦接;外围 电路 ,其被配置成对选自多个CAM单元的CAM单元编程;以及控制电路,其被配置成将至少一个命令发送至外围电路以将编程 电压 同时地施加至第n字线、第n‑1字线和第n+1字线,来对与第n‑1字线、第n字线和第n+1字线电耦接的CAM单元同时编程,其中,第n‑1字线和第n+1字线与第n字线相邻,且选中的CAM单元与第n字线电耦接。
权利要求

1.一种半导体器件,包括:
CAM,其包括具有相对半导体衬底垂直配置的多个垂直存储串,其中,所述多个垂直存储串中的每个与多个字线电耦接,且所述多个字线中的每个与多个CAM单元电耦接;
外围电路,其被配置成对选自所述多个CAM单元的CAM单元编程;以及
控制电路,其被配置成控制所述外围电路以将编程电压同时地施加至第n字线、第n-1字线和第n+1字线,来对与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的所述CAM单元同时编程,其中,所述第n-1字线和所述第n+1字线与所述第n字线相邻,且选中的CAM单元与所述第n字线电耦接。
2.如权利要求1所述的半导体器件,其中,所述垂直存储串中的每个包括:
沟道层;
CAM单元,其被配置成覆盖所述沟道层;以及
多个字线,其被配置成覆盖所述CAM单元。
3.如权利要求2所述的半导体器件,其中,所述CAM单元包括电荷陷阱层。
4.如权利要求2所述的半导体器件,其中,所述CAM单元覆盖所述沟道层且与所述沟道层分开,以及所述字线覆盖所述CAM单元且与所述CAM单元分开。
5.如权利要求1所述的半导体器件,其中,当在对与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的所述CAM单元编程之后执行验证操作和读取操作之一时,所述控制电路将至少一个命令发送至外围电路,以施加验证电压和读取电压之一至所述第n字线,其中验证电压用于验证与第n字线电耦接的所述CAM单元,读取电压用于对与第n字线电耦接的CAM单元进行读取。
6.如权利要求5所述的半导体器件,其中,当执行所述验证操作和所述读取操作之一时,所述控制电路将至少一个命令发送至所述外围电路以将通过电压施加至所述第n-1字线和第n+1字线。
7.如权利要求1所述的半导体器件,其中,所述外围电路包括:
电压发生电路,其被配置成响应于操作命令信号而产生具有各种电平的操作电压;
行译码器,其被配置成响应于行地址而选择CAM块,以及将所述操作电压传送至与选中的CAM块电耦接的字线、漏极选择线、源极选择线、位线和源极线;
缓冲器,其经由所述位线与所述CAM块电耦接,并且被配置成在编程操作、读取操作和擦除操作中的一个或更多个期间将数据传送至所述CAM块和从所述CAM块接收数据,以及被配置成暂时储存接收的数据;
列译码器,其被配置成响应于列地址而将数据传送至所述页缓冲器和从所述页缓冲器接收数据;以及
输入/输出电路,其被配置成将从外部设备接收的命令信号和地址传送至所述控制电路,将从所述外部设备接收的数据传送至所述列译码器,以及将从所述列译码器接收的数据传送至所述外部设备和所述控制电路之一。
8.一种半导体器件的操作方法,包括以下步骤:
对通过电荷陷阱层连接的多个CAM单元编程;
对选自所述多个CAM单元的CAM单元和与选中的CAM单元相邻的CAM单元同时编程。
9.如权利要求8所述的操作方法,其中,对所述选中的CAM单元和相邻的CAM单元同时编程的步骤包括将具有相同电平的编程电压同时施加至与所述选中的CAM单元电耦接的字线和与所述相邻的CAM单元电耦接的字线的步骤。
10.如权利要求8所述的操作方法,还包括以下步骤:
在对所述选中的CAM单元和所述相邻的CAM单元同时编程之后,
执行验证操作以判断所述选中的CAM单元的阈值电压是否大于目标电平。
11.如权利要求10所述的操作方法,其中,执行所述验证操作的步骤包括将验证电压施加至与所述选中的CAM单元电耦接的字线,以及将通过电压施加至其他字线的步骤,其中,所述其他字线包括与所述相邻的CAM单元电耦接的字线。
12.一种半导体器件的操作方法,包括以下步骤:
对CAM块编程,所述CAM块包括具有相对半导体衬底垂直配置的多个垂直存储串,其中,所述多个垂直存储串中的每个与多个字线电耦接,且所述多个字线中的每个与多个CAM单元电耦接,
将编程电压同时施加至第n字线、第n-1字线和第n+1字线以对与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的CAM单元同时编程,其中,所述第n-1字线和所述第n+1字线与第n字线相邻,且选中的CAM单元与所述第n字线电耦接。
13.如权利要求12所述的操作方法,其中,将编程电压同时施加至第n字线、第n-1字线和第n+1字线的步骤包括将具有相同电平的编程电压施加至所述第n-1字线、所述第n字线和所述第n+1字线的步骤。
14.如权利要求12所述的操作方法,还包括:在将所述编程电压施加至所述第n字线、所述第n-1字线和所述第n+1字线时将通过电压施加至其他字线的步骤。
15.如权利要求12所述的操作方法,还包括以下步骤:
在通过将所述编程电压施加至所述第n-1字线至第n+1字线来增加与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的CAM单元的阈值电压之后,
执行验证操作以判断与所述第n字线电耦接的CAM单元的阈值电压是否相对于目标电平更高。
16.如权利要求15所述的操作方法,其中,执行所述验证操作的步骤包括将验证电压施加至所述第n字线以及将通过电压施加至其他字线的步骤。
17.如权利要求12所述的操作方法,还包括在完成对所述CAM单元的编程之后,通过将读取电压施加至所述第n字线以及将通过电压施加至其他字线来执行所述CAM块的读取操作的步骤。

说明书全文

半导体器件及其操作方法

[0001] 相关申请的交叉引用
[0002] 本申请要求2014年2月19日向韩国知识产权局提交的申请号为10-2014-0019235的韩国专利申请的优先权,其全部公开通过引用合并于此。

技术领域

[0003] 实施例涉及一种半导体器件及其操作方法,并且更具体地涉及三维半导体存储器件的编程方法。

背景技术

[0004] 半导体器件通常使用存储器单元阵列来储存数据。存储器单元阵列包括多个存储。多个存储块中的一个或更多个用作正常存储块。正常数据储存在正常存储块中。存储块中的一个或更多个用作内容可寻址存储器(CAM)块。例如半导体器件的操作设定值的数据储存在CAM块中。操作设定值的实例包括坏块修复信息和偏差信息。
[0005] 半导体器件的操作特性可以根据与半导体器件的制造工艺相关的条件而变化。在许多情况下,在封装半导体器件之前通过执行一个或更多个测试操作来获得储存在CAM块中的操作设定值。
[0006] 由于一些不同制造工艺可能产生的相对高的温度,所以在封装半导体器件之前储存在CAM块中的数据可能会损坏。例如,在导线接合工艺期间,通常将相对高的温度施加至半导体器件。
[0007] 一种3维半导体器件包括多个垂直存储串,其中垂直存储串具有相对半导体衬底大体垂直的配置。垂直存储串中的存储器单元不具有通常用在2维半导体器件中的浮置(floating)结构。3维半导体器件使用电荷陷阱结构。发明内容
[0008] 半导体器件的一个实施例包括CAM块,CAM块包括具有相对半导体衬底垂直配置的多个垂直存储串,其中多个垂直存储串中的每个垂直存储串与多个字线电耦接,且多个字线中的每个字线与多个CAM单元、外围电路和控制电路电耦接,其中外围电路被配置成对选自多个CAM单元中的CAM单元编程,且控制电路被配置成将至少一个命令发送至外围电路以将编程电压同时施加至第n字线、第n-1字线和第n+1字线,来对与第n-1字线、第n字线和第n+1字线电耦接的CAM单元同时编程,其中,第n-1字线和第n+1字线与第n字线相邻,且选中的CAM单元与第n字线电耦接。
[0009] 半导体器件的操作方法的一个实施例包括对通过电荷陷阱层连接的多个CAM单元编程。
[0010] 对选自多个CAM单元的CAM单元以及与选中的CAM单元相邻的CAM单元同时编程。
[0011] 半导体器件的操作方法的一个实施例包括CAM块,CAM块包括具有相对半导体衬底大体垂直配置的多个垂直存储串,其中多个存储串中的每个存储串与多个字线电耦接,以及多个字线中的每个字线与多个CAM单元电耦接,对与第n字线、第n-1字线和第n+1字线电耦接的CAM单元同时编程,其中第n-1字线和第n+1字线与第n字线相邻,且选中的CAM单元与第n字线电耦接。附图说明
[0012] 图1是表示半导体系统的一个实施例的框图
[0013] 图2是表示图1中的半导体器件的框图;
[0014] 图3是3维半导体器件的存储块的截面图;
[0015] 图4是表示内容可寻址存储器(CAM)块的一个实施例的电路图;以及[0016] 图5是表示内容可寻址存储器(CAM)块的部分的一个实施例的框图。

具体实施方式

[0017] 参见图1,示出了表示半导体系统的一个实施例的框图。
[0018] 半导体系统1000包括被配置成储存数据的半导体器件1100和被配置成控制半导体器件1100的控制设备1200。例如,控制设备1200响应于从半导体器件1100的外部的外部设备接收的命令而将命令信号CMD和地址ADD输出至半导体器件1100。半导体器件1100响应于命令信号CMD和地址ADD而执行编程、读取或擦除操作。半导体器件1100和控制设备1200彼此交换数据DATA。半导体器件1100包括多个存储块(未示出)。多个存储块中的一个或更多个存储块用作内容可寻址存储器(CAM)块。半导体器件1100的操作设定值被储存在内容可寻址存储器(CAM)块。操作设定值的实例包括但不限于坏块修复信息和偏差信息。
[0019] 参见图2,示出了表示图1中的半导体器件的一个实施例的框图。
[0020] 半导体器件1100包括:存储器单元阵列110,其被配置成储存数据;外围电路120,其被配置成执行存储器单元阵列110的编程、读取和擦除操作;以及控制电路130,被配置成控制外围电路120。
[0021] 存储器单元阵列110包括多个存储块。存储块中的每个包括垂直存储串。垂直存储串以相对半导体衬底大体垂直的配置来布置。垂直存储串包括具有电荷陷阱结构的存储器单元。存储块的一个或更多个用作正常存储块。正常数据被储存在正常存储块中。存储块中的一个或更多个用作CAM块。操作设定值被储存在CAM块中。以下将参照图3描述CAM块的结构。
[0022] 外围电路120包括电压发生电路21、行译码器22、页缓冲器23、列译码器24和输入/输出电路25。
[0023] 电压发生电路21被配置成响应于操作命令信号OP_CMD而产生具有不同电平的操作电压。操作命令信号OP_CMD可以包括编程命令信号、读取命令信号和擦除命令信号。例如,电压发生电路21产生擦除电压Vera、编程电压Vpgm、读取电压Vread和通过电压Vpass以及具有不同电平的电压。
[0024] 行译码器22被配置成响应于行地址RADD而选择存储器单元阵列110中的多个存储块中的一个。行译码器22将操作电压传送至与选中的存储块电耦接的字线WL、漏极选择线DSL、源极选择线SSL、位线BL和源极线SL。
[0025] 页缓冲器23经由位线BL与存储块电耦接。页缓冲器23被配置成在编程、读取和擦除操作期间将数据传送至选中的存储块和从选中的存储块接收数据。页缓冲器23暂时储存接收的数据。
[0026] 列译码器24被配置成响应于列地址CADD而将数据发送至页缓冲器23和从页面缓冲器23接收数据。
[0027] 输入/输出电路25被配置成传送从控制电路130的外部的外部设备接收的命令信号CMD和地址ADD。输入/输出电路25被配置成将从外部设备接收的数据DATA传送至列译码器24,以及将从列译码器24接收的数据DATA传送至外部设备或控制电路130。
[0028] 控制电路130被配置成响应于命令信号CMD和地址ADD而控制外围电路120。例如,控制电路130被配置成响应于命令信号CMD和地址ADD而将一个或更多个命令发送至外围电路120以执行编程、读取和擦除操作。如上所述,存在两种类型的存储块,CAM块和正常存储块。当对CAM块执行编程用于操作设定值的数据的操作时,控制电路130将一个或更多个命令发送至外围电路120以将编程电压大体上同时施加至选中的字线和与选中的字线的上部和下部相邻的字线,以及对与选中的字线和相邻的字线电耦接的CAM单元大体上同时编程。当执行对正常存储块编程的操作时,控制电路130将一个或更多个命令发送至外围电路120以通过将编程电压施加至选中的字线来执行编程操作。在正常存储块的编程操作期间,不将编程电压施加至与选中的字线相邻的字线。
[0029] 参见图3,示出了3维半导体器件的存储块的截面图。
[0030] 多个存储块具有大体上相同的结构。正常存储块和CAM块两者都具有大体上相同的结构。存储块包括以相对半导体衬底大体垂直的配置形成的多个存储串ST。彼此相邻设置的存储串ST被形成为大体对称的结构。
[0031] 多个存储串中的每个存储串包括形成在衬底上的管道栅PG。垂直沟道层CN沿着相对管道栅PG大体垂直的方向延伸。多个字线沿着垂直沟道层CN的长度层叠,且彼此分开、以及与漏极选择线DSL和源极选择线SSL分开。管道栅PG将垂直沟道层CN彼此连接。存储器单元形成在垂直沟道层CN和字线WL之间。漏极选择晶体管形成在延伸至垂直沟道层CN的一个端部的上部的插塞和漏极选择线DSL之间。源极选择晶体管形成在与垂直沟道层CN的另一个端部的上部连接的插塞和源极选择线SSL之间。源极线SL与插塞连接。源极选择晶体管形成在与源极线SL连接的插塞中。位线BL与插塞连接。漏极选择晶体管形成在与位线BL连接的插塞中。
[0032] 以下描述参照上述半导体器件的CAM块的编程操作。
[0033] 参见图4,示出了表示内容可寻址存储器(CAM)块的一个实施例的电路图。
[0034] 存储串组包括经由管道栅PG电耦接的两个存储串。对选中的存储串组40中的CAM单元执行编程操作。存储串组40包括源极选择晶体管SST和多个CAM单元C1至Cn。源极选择晶体管SST和多个CAM单元C1至Cn串联电耦接在源极线SL和管道栅PG之间。多个CAM单元Cn+1至C2n和漏极选择晶体管DST串联电耦接在管道栅PG和位线BL之间。源极选择晶体管SST的栅极与源极选择线SSL电耦接,CAM单元C1至C2n的栅极与字线WL1至WL2n电耦接,以及漏极选择晶体管DST的栅极与漏极选择线DSL电耦接。
[0035] 通过将编程电压Vpgm大体同时施加至选中的字线和与选中的字线垂直相邻的字线来执行编程操作。例如,当选中第五CAM单元C5用于编程时,与第五CAM单元C5的栅极电耦接的第五字线WL5是选中的字线。第四字线WL4和第六字线WL6与第五字线WL5垂直相邻。
[0036] 当编程操作被启动时,将大约相同电平的编程电压Vpgm大体同时地施加至选中的字线WL5以及相邻字线WL4和WL6。第五CAM单元C5与选中的字线WL5电耦接。第四CAM单元C4与相邻的字线WL4电耦接,以及第六CAM单元C6与相邻的字线WL6电耦接。基于将大约相同的编程电压Vpgm大体同时地施加至选中的字线WL5和相邻的字线WL4和WL6来对第四、第五和第六CAM单元大体同时编程。当将编程电压Vpgm施加至选择的字线WL5和相邻的字线WL4、WL6时,将通过电压施加至其他的字线WL1至WL3、WL7至WL2n。在将编程电压Vpgm施加至选中的字线WL5和相邻的字线WL4、WL6一段时间之后,将验证电压施加至选中的字线WL5,以及执行验证操作以判断第五CAM单元C5的阈值电压是否大于目标电平。CAM块的编程操作通常包括将编程电压Vpgm大体同时地施加至选中的字线WL5和相邻的字线WL4、WL6,然后将验证电压施加至选中的字线WL5。在执行编程操作之后,当执行CAM块的读取操作时,将读取电压施加至选中的字线WL5,并读取第五CAM单元C5。与第五CAM单元C5的上部和下部分别相邻的第四CAM单元C4和第六CAM单元C6与第五CAM单元C5大体同时地被编程,以相对地改善第五CAM单元C5的保持特性。当执行验证操作或读取操作时,将通过电压施加至包括第四字线WL4和第六字线WL6的其他字线。
[0037] 如果将第五CAM单元C5(选中的CAM单元)以及第四CAM单元C4和第六CAM单元C6(与选中的CAM单元C5相邻)大体同时编程,则可以改善第五CAM单元C5的保持特性。参见图5,示出了表示CAM块的部分的框图。
[0038] 3维半导体器件的存储器单元被形成为电荷陷阱结构。存储器单元被配置成覆盖沟道层,以及字线被配置成覆盖存储器单元。存储器单元由彼此连接的电荷陷阱层配置。电荷陷阱层被形成为覆盖沟道层,且与沟道层间隔开。字线被形成为覆盖电荷陷阱层且与电荷陷阱层间隔开。当将编程电压Vpgm施加至选中的字线时,电荷被捕获在与选中的字线相邻的电荷陷阱层中。当将具有正电压的编程电压Vpgm施加至选中的字线时,电子被捕获在与选中的字线相邻的电荷陷阱层区中。
[0039] 当第五字线WL5是选中的字线,并且将编程电压Vpgm大体同时地施加至第五字线WL5以及第四字线WL4和第六字线WL6时,电子被捕获在电荷陷阱层区A1、A2、A3中,其中第四字线WL4和第六字线WL6与第五字线WL5垂直相邻。电荷陷阱层区A1、A2、A3与第四字线WL4、第五字线WL5和第六字线WL6分别相邻。由于将编程电压Vpgm大体同时施加至第四字线WL4、第五字线WL5和第六字线WL6,其中第四字线WL4和第六字线WL6与第五字线WL5相邻,所以发生耦合效应。结果,电子也被捕获在第四字线WL4和第五字线WL5之间的电荷陷阱层区B1中和第五字线WL5和第六字线WL6之间的电荷陷阱层区B2中。在电荷陷阱层区A1、A2、A3中捕获的电子密度可以比在电荷陷阱层区B1、B2、B3中捕获的电子密度相对更大。
[0040] 电子被捕获在与选中的字线WL5相邻的电荷陷阱层区A2中。电子还被捕获在电荷陷阱层区A2的上部区B1和下部区B2的电荷陷阱层中。在电荷陷阱层区A1和电荷陷阱层区B1中捕获的电子还相互排斥51、52。在电荷陷阱层区A2和电荷陷阱层区B2中捕获的电子也相互排斥。结果,在电荷陷阱层区A2(与选中的字线WL5相邻)中捕获的电子被发射。在电荷陷阱层区A2(与选中的第五字线WL5相邻)中捕获的电子的发射可以改善CAM单元的保持特性。
[0041] 由于将编程电压大体同时地施加至选中的字线WL5和与选中的字线WL5的上部和下部相邻的字线WL4、WL6,所以选中的CAM单元和与选中CAM单元的上部和下部相邻的CAM单元被编程。结果,在选中的CAM单元的电荷陷阱层中捕获的电子被发射至其上部和下部。
[0042] 如果改善了CAM单元的保持特性,则可以减少由诸如温度的外部因素引起的CAM单元的阈值电压的变化。可以改善储存在CAM单元中的操作设定值的可靠性以及可以改善半导体器件的可靠性。
[0043] 如果包括在3维半导体器件中的CAM块的保持特性增强,则可以改善半导体器件的可靠性。
[0044] 尽管以上已描述了某些实施例,但本领域中的技术人员将理解的是,描述的实施例仅是实例。因此,本文中描述的半导体器件和半导体器件的操作方法不应当基于描述的实施例来限制。更确切地,应当仅根据结合以上描述和附图的权利要求来限制本文中描述的半导体器件和半导体器件的操作方法。
[0045] 通过以上实施例可以看出,本申请提供了以下的技术方案。
[0046] 技术方案1.一种半导体器件,包括:
[0047] CAM块,其包括具有相对半导体衬底垂直配置的多个垂直存储串,其中,所述多个垂直存储串中的每个与多个字线电耦接,且所述多个字线中的每个与多个CAM单元电耦接;
[0048] 外围电路,其被配置成对选自所述多个CAM单元的CAM单元编程;以及[0049] 控制电路,其被配置成控制所述外围电路以将编程电压同时地施加至第n字线、第n-1字线和第n+1字线,来对与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的所述CAM单元同时编程,其中,所述第n-1字线和所述第n+1字线与所述第n字线相邻,且选中的CAM单元与所述第n字线电耦接。
[0050] 技术方案2.如技术方案1所述的半导体器件,其中,所述垂直存储串中的每个包括:
[0051] 沟道层;
[0052] CAM单元,其被配置成覆盖所述沟道层;以及
[0053] 多个字线,其被配置成覆盖所述CAM单元。
[0054] 技术方案3.如技术方案2所述的半导体器件,其中,所述CAM单元包括电荷陷阱层。
[0055] 技术方案4.如技术方案2所述的半导体器件,其中,所述CAM单元覆盖所述沟道层且与所述沟道层分开,以及所述字线覆盖所述CAM单元且与所述CAM单元分开。
[0056] 技术方案5.如技术方案1所述的半导体器件,其中,当在对与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的所述CAM单元编程之后执行验证操作和读取操作之一时,所述控制电路将至少一个命令发送至外围电路,以施加验证电压和读取电压之一至所述第n字线,其中验证电压用于验证与第n字线电耦接的所述CAM单元,读取电压用于对与第n字线电耦接的CAM单元进行读取。
[0057] 技术方案6.如技术方案5所述的半导体器件,其中,当执行所述验证操作和所述读取操作之一时,所述控制电路将至少一个命令发送至所述外围电路以将通过电压施加至所述第n-1字线和第n+1字线。
[0058] 技术方案7.如技术方案1所述的半导体器件,其中,所述外围电路包括:
[0059] 电压发生电路,其被配置成响应于操作命令信号而产生具有各种电平的操作电压;
[0060] 行译码器,其被配置成响应于行地址而选择CAM块,以及将所述操作电压传送至与所述选中的CAM块电耦接的字线、漏极选择线、源极选择线、位线和源极线;
[0061] 页缓冲器,其经由所述位线与所述CAM块电耦接,并且被配置成在编程操作、读取操作和擦除操作中的一个或更多个期间将数据传送至所述CAM块和从所述CAM块接收数据,以及被配置成暂时储存接收的数据;
[0062] 列译码器,其被配置成响应于列地址而将数据传送至所述页缓冲器和从所述页缓冲器接收数据;以及
[0063] 输入/输出电路,其被配置成将从外部设备接收的命令信号和地址传送至所述控制电路,将从所述外部设备接收的数据传送至所述列译码器,以及将从所述列译码器接收的数据传送至所述外部设备和所述控制电路之一。
[0064] 技术方案8.一种半导体器件的操作方法,包括以下步骤:
[0065] 对通过电荷陷阱层连接的多个CAM单元编程;
[0066] 对选自所述多个CAM单元的CAM单元和与选中的CAM单元相邻的CAM单元同时编程。
[0067] 技术方案9.如技术方案8所述的操作方法,其中,对所述选中的CAM单元和相邻的CAM单元同时编程的步骤包括将具有相同电平的编程电压同时施加至与所述选中的CAM单元电耦接的字线和与所述相邻的CAM单元电耦接的字线的步骤。
[0068] 技术方案10.如技术方案8所述的操作方法,还包括以下步骤:
[0069] 在对所述选中的CAM单元和所述相邻的CAM单元同时编程之后,
[0070] 执行验证操作以判断所述选中的CAM单元的阈值电压是否大于目标电平。
[0071] 技术方案11.如技术方案10所述的操作方法,其中,执行所述验证操作的步骤包括将验证电压施加至与所述选中的CAM单元电耦接的字线,以及将通过电压施加至其他字线的步骤,其中,所述其他字线包括与所述相邻的CAM单元电耦接的字线。
[0072] 技术方案12.一种半导体器件的操作方法,包括以下步骤:
[0073] 对CAM块编程,所述CAM块包括具有相对半导体衬底垂直配置的多个垂直存储串,其中,所述多个垂直存储串中的每个与多个字线电耦接,且所述多个字线中的每个与多个CAM单元电耦接,
[0074] 将编程电压同时施加至第n字线、第n-1字线和第n+1字线以对与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的CAM单元同时编程,其中,所述第n-1字线和所述第n+1字线与第n字线相邻,且选中的CAM单元与所述第n字线电耦接。
[0075] 技术方案13.如技术方案12所述的操作方法,其中,将编程电压同时施加至第n字线、第n-1字线和第n+1字线的步骤包括将具有相同电平的编程电压施加至所述第n-1字线、所述第n字线和所述第n+1字线的步骤。
[0076] 技术方案14.如技术方案12所述的操作方法,还包括:在将所述编程电压施加至所述第n字线、所述第n-1字线和所述第n+1字线时将通过电压施加至其他字线的步骤。
[0077] 技术方案15.如技术方案12所述的操作方法,还包括以下步骤:
[0078] 在通过将所述编程电压施加至所述第n-1字线至第n+1字线来增加与所述第n-1字线、所述第n字线和所述第n+1字线电耦接的CAM单元的阈值电压之后,
[0079] 执行验证操作以判断与所述第n字线电耦接的CAM单元的阈值电压是否相对于目标电平更高。
[0080] 技术方案16.如技术方案15所述的操作方法,其中,执行所述验证操作的步骤包括将验证电压施加至所述第n字线以及将所述通过电压施加至其他字线的步骤。
[0081] 技术方案17.如技术方案12所述的操作方法,还包括在完成所述CAM单元的所述编程操作之后,通过将读取电压施加至所述第n字线以及将所述通过电压施加至其他字线来执行所述CAM块的读取操作的步骤。
QQ群二维码
意见反馈