首页 / 国际专利分类库 / 物理 / 教育;密码术;显示;广告;印鉴 / 一种OLED像素电路及减缓OLED器件老化的方法

一种OLED像素电路及减缓OLED器件老化的方法

申请号 CN201710734275.1 申请日 2017-08-24 公开(公告)号 CN107507568B 公开(公告)日 2019-08-13
申请人 深圳市华星光电半导体显示技术有限公司; 发明人 常勃彪; 陈小龙; 温亦谦;
摘要 本 发明 提供一种OLED 像素 电路 及减缓OLED器件老化的方法。该OLED像素电路及减缓OLED器件老化的方法,通过设置第一子像素驱动单元、第二子像素驱动单元、第一 反向偏置 单元及第二反向偏置单元,搭配简单的控制时序,使得第一发光 二极管 和第二 发光二极管 不会一直处于直流偏置状态,且第一发光二极管和第二发光二极管在不同 帧 画面期间交替发光,减少了第一发光二极管和第二发光二极管的发光时间,减缓了第一发光二极管和第二发光二极管的衰老,改善面板的显示 质量 。
权利要求

1.一种OLED像素电路,其特征在于,包括:
第一子像素驱动单元,其包括第一薄膜晶体管、第五薄膜晶体管、第一电容及第一发光二极管
第二子像素驱动单元,其包括第二薄膜晶体管、第六薄膜晶体管、第二电容及第二发光二极管;其中,
所述第一薄膜晶体管、第二薄膜晶体管的源极接入电源正电压;所述第一薄膜晶体管的栅极电性连接于第一节点,所述第二薄膜晶体管的栅极电性连接于第二节点;所述第一薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极,所述第二薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极;
所述第五薄膜晶体管、第六薄膜晶体管的源极接入数据信号;所述第五薄膜晶体管的漏极电性连接于第一节点,所述第六薄膜晶体管的漏极电性连接于第二节点;所述第五薄膜晶体管的栅极接入第二控制信号,所述第六薄膜晶体管的栅极接入第三控制信号;
第一电容的一端电性连接于第一节点,另一端接入电源正电压;第二电容的一端电性连接于第二节点,另一端接入电源正电压;
第一反向偏置单元,其包括第三薄膜晶体管、第七薄膜晶体管及第九薄膜晶体管;
第二反向偏置单元,其包括第四薄膜晶体管、第八薄膜晶体管及第十薄膜晶体管;其中,
所述第三薄膜晶体管、第四薄膜晶体管的栅极接入第一控制信号;所述第三薄膜晶体管、第四薄膜晶体管的源极接入电源正电压;所述第三薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第四薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极;
所述第七薄膜晶体管、第八薄膜晶体管的栅极接入第一控制信号;所述第七薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极端,所述第八薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极端;所述第七薄膜晶体管、第八薄膜晶体管的源极接入电源负电压;
所述第九薄膜晶体管、第十薄膜晶体管的栅极接入第一控制信号;所述第九薄膜晶体管、第十薄膜晶体管的源极接入电源负电压;所述第九薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第十薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极。
2.根据权利要求1所述的OLED像素电路,其特征在于,所述第一控制信号、第二控制信号、第三控制信号均通过外部时序控制器提供。
3.根据权利要求1所述的OLED像素电路,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管及第十薄膜晶体管均为低温多晶薄膜晶体管、化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
4.根据权利要求1所述的OLED像素电路,其特征在于,所述第一控制信号、第二控制信号、以及第三控制信号相组合先后对应于一第一发光二极管电位存储阶段,一第一发光二极管发光显示阶段、一第二发光二极管电位存储阶段、及一第二发光二极管发光显示阶段;
所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十薄膜晶体管均为N型薄膜晶体管;所述第四薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管均为P型薄膜晶体管;
在所述第一发光二极管电位存储阶段,所述第一控制信号提供低电位,所述第二控制信号提供高电位,所述第三控制信号提供低电位;
在所述第一发光二极管发光显示阶段,所述第一控制信号提供低电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位;
在所述第二发光二极管电位存储阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供高电位;
在所述第二发光二极管发光显示阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位。
5.一种减缓OLED器件老化的方法,其特征在于,包括如下步骤:
步骤1、提供一OLED像素电路;
所述OLED像素电路包括:
第一子像素驱动单元,其包括第一薄膜晶体管、第五薄膜晶体管、第一电容及第一发光二极管;
第二子像素驱动单元,其包括第二薄膜晶体管、第六薄膜晶体管、第二电容及第二发光二极管;其中,
所述第一薄膜晶体管、第二薄膜晶体管的源极接入电源正电压;所述第一薄膜晶体管的栅极电性连接于第一节点,所述第二薄膜晶体管的栅极电性连接于第二节点;所述第一薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极,所述第二薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极;
所述第五薄膜晶体管、第六薄膜晶体管的源极接入数据信号;所述第五薄膜晶体管的漏极电性连接于第一节点,所述第六薄膜晶体管的漏极电性连接于第二节点;所述第五薄膜晶体管的栅极接入第二控制信号,所述第六薄膜晶体管的栅极接入第三控制信号;
第一电容的一端电性连接于第一节点,另一端接入电源正电压;第二电容的一端电性连接于第二节点,另一端接入电源正电压;
第一反向偏置单元,其包括第三薄膜晶体管、第七薄膜晶体管及第九薄膜晶体管;
第二反向偏置单元,其包括第四薄膜晶体管、第八薄膜晶体管及第十薄膜晶体管;其中,
所述第三薄膜晶体管、第四薄膜晶体管的栅极接入第一控制信号;所述第三薄膜晶体管、第四薄膜晶体管的源极接入电源正电压;所述第三薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第四薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极;
所述第七薄膜晶体管、第八薄膜晶体管的栅极接入第一控制信号;所述第七薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极端,所述第八薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极端;所述第七薄膜晶体管、第八薄膜晶体管的源极接入电源负电压;
所述第九薄膜晶体管、第十薄膜晶体管的栅极接入第一控制信号;所述第九薄膜晶体管、第十薄膜晶体管的源极接入电源负电压;所述第九薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第十薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极;
步骤2、进入第一发光二极管电位存储阶段,所述第一发光二极管电位存储阶段处于第N画面期间;
所述第一控制信号、第二控制信号、及第三控制信号控制所述第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管、及第九薄膜晶体管打开,及控制所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、及第十薄膜晶体管关闭,第一电容存储数据信号的电位,且所述第二发光二极管处于反向偏置状态;
步骤3、进入第一发光二极管发光显示阶段,所述第一发光二极管发光显示阶段处于第N帧画面期间;
所述第一控制信号、第二控制信号、及第三控制信号控制所述第一薄膜晶体管、第四薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管打开,及控制所述第二薄膜晶体管、第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、及第十薄膜晶体管关闭,第一发光二极管发光,且所述第二发光二极管继续处于反向偏置状态;
步骤4、进入第二发光二极管电位存储阶段,所述第二发光二极管电位存储阶段处于第N+1帧画面期间;
所述第一控制信号、第二控制信号、第三控制信号控制所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、及第九薄膜晶体管打开,及控制所述第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管、及第十薄膜晶体管关闭,第二电容存储数据信号的电位,且所述第一发光二极管处于反向偏置状态;
步骤5、进入第二发光二极管发光显示阶段,所述第二发光二极管发光显示阶段处于第N+1帧画面期间;
所述第一控制信号、第二控制信号、及第三控制信号控制所述第二薄膜晶体管、第三薄膜晶体管、第七薄膜晶体管、及第十薄膜晶体管打开,及控制所述第一薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、及第九薄膜晶体管关闭,第二发光二极管发光,且所述第一发光二极管继续处于反向偏置状态。
6.根据权利要求5所述的减缓OLED器件老化的方法,其特征在于,所述第一控制信号、第二控制信号、第三控制信号均通过外部时序控制器提供。
7.根据权利要求5所述的减缓OLED器件老化的方法,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管及第十薄膜晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
8.根据权利要求5所述的减缓OLED器件老化的方法,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十薄膜晶体管均为N型薄膜晶体管;所述第四薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管均为P型薄膜晶体管;
在所述第一发光二极管电位存储阶段,所述第一控制信号提供低电位,所述第二控制信号提供高电位,所述第三控制信号提供低电位;
在所述第一发光二极管发光显示阶段,所述第一控制信号提供低电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位;
在所述第二发光二极管电位存储阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供高电位;
在所述第二发光二极管发光显示阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位。

说明书全文

一种OLED像素电路及减缓OLED器件老化的方法

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种OLED像素电路及减缓OLED器件老化的方法。

背景技术

[0002] 有源矩阵发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)能够发光是由驱动薄膜晶体管(Thin Film Transistor,TFT)在饱和状态时产生的电流所驱动,传统的AMOLED像素电路常为2T1C驱动电路。请参阅图1,该2T1C电路包括两个TFT与一个电容(Capacitor),其中,T1为像素电路的驱动管,T2为开关管,扫描线Gate开启开关管T2,数据电压Vdata对存储电容Cst充电,发光期间开关管T2关闭,电容上存储的电压使驱动管T1保持导通,导通电流使发光二极管OLED发光。由于发光二极管OLED长时间处于直流偏置的状态,内部的离子极性化,形成内建电场,导致发光二极管OLED的阈值电压不断增大,发光二极管OLED的发光亮度不断降低,缩短了发光二极管OLED的寿命;另外,由于不同灰阶下发光二极管OLED的直流偏置电压不同,每个子像素发光二极管OLED的衰老程度不同,使得屏幕显示画面不均,影响显示效果。
[0003] 对于2T1C驱动电路存在的上述问题,现有技术有进一步的改进,以解决发光二极管OLED长时间处于直流偏置的问题。但,改进之后的电路通常需要很多的电压控制线,控制时序也相对比较复杂,大大增加了成本。
[0004] 故,有必要提供一种OLED像素电路及减缓OLED器件老化的方法,以解决现有技术所存在的问题。

发明内容

[0005] 本发明的目的在于提供一种OLED像素电路及减缓OLED器件老化的方法,以解决现有的OLED像素电路中发光二极管长时间处于直流偏置易衰老的问题。
[0006] 为达到上述目的,本发明提供的OLED像素电路采用如下技术方案:
[0007] 一种OLED像素电路,其包括:
[0008] 第一子像素驱动单元,其包括第一薄膜晶体管、第五薄膜晶体管、第一电容及第一发光二极管;
[0009] 第二子像素驱动单元,其包括第二薄膜晶体管、第六薄膜晶体管、第二电容及第二发光二极管;其中,
[0010] 所述第一薄膜晶体管、第二薄膜晶体管的源极接入电源正电压;所述第一薄膜晶体管的栅极电性连接于第一节点,所述第二薄膜晶体管的栅极电性连接于第二节点;所述第一薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极,所述第二薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极;
[0011] 所述第五薄膜晶体管、第六薄膜晶体管的源极接入数据信号;所述第五薄膜晶体管的漏极电性连接于第一节点,所述第六薄膜晶体管的漏极电性连接于第二节点;所述第五薄膜晶体管的栅极接入第二控制信号,所述第六薄膜晶体管的栅极接入第三控制信号;
[0012] 第一电容的一端电性连接于第一节点,另一端接入电源正电压;第二电容的一端电性连接于第二节点,另一端接入电源正电压;
[0013] 第一反向偏置单元,其包括第三薄膜晶体管、第七薄膜晶体管及第九薄膜晶体管;
[0014] 第二反向偏置单元,其包括第四薄膜晶体管、第八薄膜晶体管及第十薄膜晶体管;其中,
[0015] 所述第三薄膜晶体管、第四薄膜晶体管的栅极接入第一控制信号;所述第三薄膜晶体管、第四薄膜晶体管的源极接入电源正电压;所述第三薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第四薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极;
[0016] 所述第七薄膜晶体管、第八薄膜晶体管的栅极接入第一控制信号;所述第七薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极端,所述第八薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极端;所述第七薄膜晶体管、第八薄膜晶体管的源极接入电源负电压;
[0017] 所述第九薄膜晶体管、第十薄膜晶体管的栅极接入第一控制信号;所述第九薄膜晶体管、第十薄膜晶体管的源极接入电源负电压;所述第九薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第十薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极。
[0018] 在本发明的OLED像素电路中,所述第一控制信号、第二控制信号、第三控制信号均通过外部时序控制器提供。
[0019] 在本发明的OLED像素电路中,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管及第十薄膜晶体管均为低温多晶薄膜晶体管、化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
[0020] 在本发明的OLED像素电路中,所述第一控制信号、第二控制信号、以及第三控制信号相组合先后对应于一第一发光二极管电位存储阶段,一第一发光二极管发光显示阶段、一第二发光二极管电位存储阶段、及一第二发光二极管发光显示阶段。
[0021] 在本发明的OLED像素电路中,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十薄膜晶体管均为N型薄膜晶体管;所述第四薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管均为P型薄膜晶体管;
[0022] 在所述第一发光二极管电位存储阶段,所述第一控制信号提供低电位,所述第二控制信号提供高电位,所述第三控制信号提供低电位;
[0023] 在所述第一发光二极管发光显示阶段,所述第一控制信号提供低电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位;
[0024] 在所述第二发光二极管电位存储阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供高电位;
[0025] 在所述第二发光二极管发光显示阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位。
[0026] 本发明还提供了一种减缓OLED器件老化的方法,技术方案如下:
[0027] 步骤1、提供一OLED像素电路;
[0028] 所述OLED像素电路包括:
[0029] 第一子像素驱动单元,其包括第一薄膜晶体管、第五薄膜晶体管、第一电容及第一发光二极管;
[0030] 第二子像素驱动单元,其包括第二薄膜晶体管、第六薄膜晶体管、第二电容及第二发光二极管;其中,
[0031] 所述第一薄膜晶体管、第二薄膜晶体管的源极接入电源正电压;所述第一薄膜晶体管的栅极电性连接于第一节点,所述第二薄膜晶体管的栅极电性连接于第二节点;所述第一薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极,所述第二薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极;
[0032] 所述第五薄膜晶体管、第六薄膜晶体管的源极接入数据信号;所述第五薄膜晶体管的漏极电性连接于第一节点,所述第六薄膜晶体管的漏极电性连接于第二节点;所述第五薄膜晶体管的栅极接入第二控制信号,所述第六薄膜晶体管的栅极接入第三控制信号;
[0033] 第一电容的一端电性连接于第一节点,另一端接入电源正电压;第二电容的一端电性连接于第二节点,另一端接入电源正电压;
[0034] 第一反向偏置单元,其包括第三薄膜晶体管、第七薄膜晶体管及第九薄膜晶体管;
[0035] 第二反向偏置单元,其包括第四薄膜晶体管、第八薄膜晶体管及第十薄膜晶体管;其中,
[0036] 所述第三薄膜晶体管、第四薄膜晶体管的栅极接入第一控制信号;所述第三薄膜晶体管、第四薄膜晶体管的源极接入电源正电压;所述第三薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第四薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极;
[0037] 所述第七薄膜晶体管、第八薄膜晶体管的栅极接入第一控制信号;所述第七薄膜晶体管的漏极电性连接于所述第一发光二极管的阳极端,所述第八薄膜晶体管的漏极电性连接于所述第二发光二极管的阳极端;所述第七薄膜晶体管、第八薄膜晶体管的源极接入电源负电压;
[0038] 所述第九薄膜晶体管、第十薄膜晶体管的栅极接入第一控制信号;所述第九薄膜晶体管、第十薄膜晶体管的源极接入电源负电压;所述第九薄膜晶体管的漏极电性连接于所述第一发光二极管的阴极,所述第十薄膜晶体管的漏极电性连接于所述第二发光二极管的阴极;
[0039] 步骤2、进入第一发光二极管电位存储阶段,所述第一发光二极管电位存储阶段处于第N画面期间;
[0040] 所述第一控制信号、第二控制信号、及第三控制信号控制所述第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管、及第九薄膜晶体管打开,及控制所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、及第十薄膜晶体管关闭,第一电容存储数据信号的电位,且所述第二发光二极管处于反向偏置状态;
[0041] 步骤3、进入第一发光二极管发光显示阶段,所述第一发光二极管发光显示阶段处于第N帧画面期间;
[0042] 所述第一控制信号、第二控制信号、及第三控制信号控制所述第一薄膜晶体管、第四薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管打开,及控制所述第二薄膜晶体管、第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、及第十薄膜晶体管关闭,第一发光二极管发光,且所述第二发光二极管继续处于反向偏置状态;
[0043] 步骤4、进入第二发光二极管电位存储阶段,所述第二发光二极管电位存储阶段处于第N+1帧画面期间;
[0044] 所述第一控制信号、第二控制信号、第三控制信号控制所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、及第九薄膜晶体管打开,及控制所述第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管、及第十薄膜晶体管关闭,第二电容存储数据信号的电位,且所述第一发光二极管处于反向偏置状态;
[0045] 步骤5、进入第二发光二极管发光显示阶段,所述第二发光二极管发光显示阶段处于第N+1帧画面期间;
[0046] 所述第一控制信号、第二控制信号、及第三控制信号控制所述第二薄膜晶体管、第三薄膜晶体管、第七薄膜晶体管、及第十薄膜晶体管打开,及控制所述第一薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、及第九薄膜晶体管关闭,第二发光二极管发光,且所述第一发光二极管继续处于反向偏置状态。
[0047] 在本发明的减缓OLED器件老化的方法中,所述第一控制信号、第二控制信号、第三控制信号均通过外部时序控制器提供。
[0048] 在本发明的减缓OLED器件老化的方法中,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管及第十薄膜晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
[0049] 在本发明的减缓OLED器件老化的方法中,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十薄膜晶体管均为N型薄膜晶体管;所述第四薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管均为P型薄膜晶体管;
[0050] 在所述第一发光二极管电位存储阶段,所述第一控制信号提供低电位,所述第二控制信号提供高电位,所述第三控制信号提供低电位;
[0051] 在所述第一发光二极管发光显示阶段,所述第一控制信号提供低电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位;
[0052] 在所述第二发光二极管电位存储阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供高电位;
[0053] 在所述第二发光二极管发光显示阶段,所述第一控制信号提供高电位,所述第二控制信号提供低电位,所述第三控制信号提供低电位。
[0054] 本发明的OLED像素电路及减缓OLED器件老化的方法,通过设置第一子像素驱动单元、第二子像素驱动单元、第一反向偏置单元及第二反向偏置单元,搭配简单的控制时序,使得第一发光二极管和第二发光二极管不会一直处于直流偏置状态,且第一发光二极管和第二发光二极管在不同帧画面期间交替发光,减少了第一发光二极管和第二发光二极管的发光时间,减缓了第一发光二极管和第二发光二极管的衰老,改善面板的显示质量
[0055] 为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:

附图说明

[0056] 下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
[0057] 图1为现有的2T1C结构的OLED像素电路的电路图;
[0058] 图2为本发明的OLED像素电路的电路图;
[0059] 图3为本发明的OLED像素电路的时序图;
[0060] 图4为本发明的减缓OLED器件老化的方法的步骤2的示意图;
[0061] 图5为本发明的减缓OLED器件老化的方法的步骤3的示意图;
[0062] 图6为本发明的减缓OLED器件老化的方法的步骤4的示意图;
[0063] 图7为本发明的减缓OLED器件老化的方法的步骤5的示意图。

具体实施方式

[0064] 为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0065] 请参阅图2,本发明提供一种OLED像素电路,该OLED像素电路包括:第一子像素驱动单元101、第二子像素驱动单元102、第一反向偏置单元103、及第二反向偏置单元104;其中,第一子像素驱动单元101包括:第一薄膜晶体管T1、第五薄膜晶体管T5、第一电容C1及第一发光二极管OLED1;第二子像素驱动单元102包括第二薄膜晶体管T2、第六薄膜晶体管T6、第二电容C2及第二发光二极管OLED2;第一反向偏置单元103包括第三薄膜晶体管T3、第七薄膜晶体管T7及第九薄膜晶体管T9;第二反向偏置单元104包括第四薄膜晶体管T4、第八薄膜晶体管T8及第十薄膜晶体管T10。
[0066] 进一步的,第一薄膜晶体管T1、第二薄膜晶体管T2的源极接入电源正电压OVDD;第一薄膜晶体管T1的栅极电性连接于第一节点N1,第二薄膜晶体管T2的栅极电性连接于第二节点N2;第一薄膜晶体管T1的漏极电性连接于第一发光二极管OLED1的阳极,第二薄膜晶体管T2的漏极电性连接于第二发光二极管OLED2的阳极;
[0067] 第五薄膜晶体管T5、第六薄膜晶体管T6的源极接入数据信号Vdata;第五薄膜晶体管T5的漏极电性连接于第一节点N1,第六薄膜晶体管T6的漏极电性连接于第二节点N2;第五薄膜晶体管T5的栅极接入第二控制信号S2,第六薄膜晶体管T6的栅极接入第三控制信号S3;
[0068] 第一电容C1的一端电性连接于第一节点N1,另一端接入电源正电压OVDD;第二电容C2的一端电性连接于第二节点N2,另一端接入电源正电压OVDD;
[0069] 第三薄膜晶体管T3、第四薄膜晶体管T4的栅极接入第一控制信号S1;第三薄膜晶体管T3、第四薄膜晶体管T4的源极接入电源正电压OVDD;第三薄膜晶体管T3的漏极电性连接于第一发光二极管OLED1的阴极,第四薄膜晶体管T4的漏极电性连接于第二发光二极管OLED2的阴极;
[0070] 第七薄膜晶体管T7、第八薄膜晶体管T8的栅极接入第一控制信号S1;第七薄膜晶体管T7的漏极电性连接于第一发光二极管OLED1的阳极端,第八薄膜晶体管T8的漏极电性连接于第二发光二极管OLED2的阳极端;第七薄膜晶体管T7、第八薄膜晶体管T8的源极接入电源负电压OVSS;
[0071] 第九薄膜晶体管T9、第十薄膜晶体管T10的栅极接入第一控制信号S1;第九薄膜晶体管T9、第十薄膜晶体管T10的源极接入电源负电压OVSS;第九薄膜晶体管T9的漏极电性连接于第一发光二极管OLED1的阴极,第十薄膜晶体管T10的漏极电性连接于第二发光二极管OLED2的阴极。
[0072] 具体地,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9及第十薄膜晶体管T10均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。进一步的,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第十薄膜晶体管T10均为N型薄膜晶体管;第四薄膜晶体管T4、第八薄膜晶体管T8、第九薄膜晶体管T9均为P型薄膜晶体管。
[0073] 具体地,第一控制信号S1、第二控制信号S2、第三控制信号S3均通过外部时序控制器提供。
[0074] 图3为本发明实施例的OLED像素电路中各个控制信号的时序图。请共同参照图2与图3,本实施例的第一控制信号S1、第二控制信号S2、以及第三控制信号S3相组合先后对应于一第一发光二极管电位存储阶段t1,一第一发光二极管发光显示阶段t2、一第二发光二极管电位存储阶段t3、及一第二发光二极管发光显示阶段t4。其中,第一发光二极管电位存储阶段t1和第一发光二极管发光显示阶段t2均处于第N帧画面期间;第二发光二极管电位存储阶段t3和第二发光二极管发光显示阶段t4均处于第N+1帧画面期间。
[0075] 请参阅图4至图7,并结合图2与图3,本发明的OLED像素电路的工作过程如下:
[0076] 请参阅图3与图4,在第一发光二极管电位存储阶段t1,由于第一控制信号S1提供低电位,第二控制信号S2提供高电位,第三控制信号S3提供低电位,控制第四薄膜晶体管T4、第五薄膜晶体管T5、第八薄膜晶体管T8、及第九薄膜晶体管T9打开,及控制第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第六薄膜晶体管T6、第七薄膜晶体管T7、及第十薄膜晶体管T10关闭,第一电容C1存储数据信号Vdata的电位,且第二发光二极管OLED2处于反向偏置状态,即第二发光二极管OLED2的阳极端接入电源负电压OVSS,阴极端接入电源正电压OVDD。
[0077] 请参阅图3与图5,在第一发光二极管发光显示阶段t2,第一控制信号S1提供低电位,第二控制信号S2提供低电位,第三控制信号S3提供低电位,控制第一薄膜晶体管T1、第四薄膜晶体管T4、第八薄膜晶体管T8、第九薄膜晶体管T9打开,及控制第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、及第十薄膜晶体管T10关闭,第一发光二极管OLED1发光,且第二发光二极管OLED2继续处于反向偏置状态。
[0078] 请参阅图3与图6,在第二发光二极管电位存储阶段t3,第一控制信号S1提供高电位,第二控制信号S2提供低电位,第三控制信号S3提供高电位,控制第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第六薄膜晶体管T6、第七薄膜晶体管T7、及第九薄膜晶体管T9打开,及控制第四薄膜晶体管T4、第五薄膜晶体管T5、第八薄膜晶体管T8、及第十薄膜晶体管T10关闭,第二电容C2存储数据信号Vdata的电位,且第一发光二极管OLED1处于反向偏置状态,即第一发光二极管OLED1的阳极端接入电源负电压OVSS,阴极端接入电源正电压OVDD。
[0079] 请参阅图3与图7,在第二发光二极管发光显示阶段t4,第一控制信号S1提供高电位,第二控制信号S2提供低电位,第三控制信号S3提供低电位,控制第二薄膜晶体管T2、第三薄膜晶体管T3、第七薄膜晶体管T7、及第十薄膜晶体管T10打开,及控制第一薄膜晶体管T1、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第八薄膜晶体管T8、及第九薄膜晶体管T9关闭,第二发光二极管OLED2发光,且第一发光二极管OLED1继续处于反向偏置状态。
[0080] 本发明的OLED像素电路,通过设置第一子像素驱动单元、第二子像素驱动单元、第一反向偏置单元及第二反向偏置单元,搭配简单的控制时序,使得第一发光二极管和第二发光二极管不会一直处于直流偏置状态,且第一发光二极管和第二发光二极管交替发光,减少了第一发光二极管和第二发光二极管的发光时间,减缓了第一发光二极管和第二发光二极管的衰老,改善面板的显示质量。
[0081] 请参阅图4至图7,并结合图2与图3,基于上述OLED像素电路,本发明还提供了一种减缓OLED器件老化的方法,包括如下步骤:
[0082] 步骤1、提供一OLED像素电路;
[0083] OLED像素电路包括:
[0084] 第一子像素驱动单元101,其包括第一薄膜晶体管T1、第五薄膜晶体管T5、第一电容C1及第一发光二极管OLED1;
[0085] 第二子像素驱动单元102,其包括第二薄膜晶体管T2、第六薄膜晶体管T6、第二电容C2及第二发光二极管OLED2;其中,
[0086] 第一薄膜晶体管T1、第二薄膜晶体管T2的源极接入电源正电压OVDD;第一薄膜晶体管T1的栅极电性连接于第一节点N1,第二薄膜晶体管T2的栅极电性连接于第二节点N2;第一薄膜晶体管T1的漏极电性连接于第一发光二极管OLED1的阳极,第二薄膜晶体管T2的漏极电性连接于第二发光二极管OLED2的阳极;
[0087] 第五薄膜晶体管T5、第六薄膜晶体管T6的源极接入数据信号Vdata;第五薄膜晶体管T5的漏极电性连接于第一节点N1,第六薄膜晶体管T6的漏极电性连接于第二节点N2;第五薄膜晶体管T5的栅极接入第二控制信号S2,第六薄膜晶体管T6的栅极接入第三控制信号S3;
[0088] 第一电容C1的一端电性连接于第一节点N1,另一端接入电源正电压OVDD;第二电容C2的一端电性连接于第二节点N2,另一端接入电源正电压OVDD;
[0089] 第一反向偏置单元103,其包括第三薄膜晶体管T3、第七薄膜晶体管T7及第九薄膜晶体管T9;
[0090] 第二反向偏置单元14,其包括第四薄膜晶体管T4、第八薄膜晶体管T8及第十薄膜晶体管T10;其中,
[0091] 第三薄膜晶体管T3、第四薄膜晶体管T4的栅极接入第一控制信号S1;第三薄膜晶体管T3、第四薄膜晶体管T4的源极接入电源正电压OVDD;第三薄膜晶体管T3的漏极电性连接于第一发光二极管OLED1的阴极,第四薄膜晶体管T4的漏极电性连接于第二发光二极管OLED2的阴极;
[0092] 第七薄膜晶体管T7、第八薄膜晶体管T8的栅极接入第一控制信号S1;第七薄膜晶体管T7的漏极电性连接于第一发光二极管OLED1的阳极端,第八薄膜晶体管T8的漏极电性连接于第二发光二极管OLED2的阳极端;第七薄膜晶体管T7、第八薄膜晶体管T8的源极接入电源负电压OVSS;
[0093] 第九薄膜晶体管T9、第十薄膜晶体管T10的栅极接入第一控制信号S1;第九薄膜晶体管T9、第十薄膜晶体管T10的源极接入电源负电压OVSS;第九薄膜晶体管T9的漏极电性连接于第一发光二极管OLED1的阴极,第十薄膜晶体管T10的漏极电性连接于第二发光二极管OLED2的阴极;
[0094] 步骤2、进入第一发光二极管电位存储阶段t1;
[0095] 第一控制信号S1、第二控制信号S2、及第三控制信号S3控制第四薄膜晶体管T4、第五薄膜晶体管T5、第八薄膜晶体管T8、及第九薄膜晶体管T9打开,及控制第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第六薄膜晶体管T6、第七薄膜晶体管T7、及第十薄膜晶体管T10关闭,第一电容C1存储数据信号Vdata的电位,且第二发光二极管OLED2处于反向偏置状态;
[0096] 步骤3、进入第一发光二极管发光显示阶段t2;
[0097] 第一控制信号S1、第二控制信号S2、及第三控制信号S3控制第一薄膜晶体管T1、第四薄膜晶体管T4、第八薄膜晶体管T8、第九薄膜晶体管T9打开,及控制第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、及第十薄膜晶体管T10关闭,第一发光二极管OLED1发光,且第二发光二极管OLED2继续处于反向偏置状态;
[0098] 步骤4、进入第二发光二极管电位存储阶段t3;
[0099] 第一控制信号S1、第二控制信号S2、第三控制信号S3控制第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第六薄膜晶体管T6、第七薄膜晶体管T7、及第九薄膜晶体管T9打开,及控制第四薄膜晶体管T4、第五薄膜晶体管T5、第八薄膜晶体管T8、及第十薄膜晶体管T10关闭,第二电容C2存储数据信号Vdata的电位,且第一发光二极管OLED1处于反向偏置状态;
[0100] 步骤5、进入第二发光二极管发光显示阶段t4;
[0101] 第一控制信号S1、第二控制信号S2、及第三控制信号S3控制第二薄膜晶体管T2、第三薄膜晶体管T3、第七薄膜晶体管T7、及第十薄膜晶体管T10打开,及控制第一薄膜晶体管T1、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第八薄膜晶体管T8、及第九薄膜晶体管T9关闭,第二发光二极管OLED2发光,且第一发光二极管OLED1继续处于反向偏置状态。
[0102] 优选地,第一控制信号S1、第二控制信号S2、第三控制信号S3均通过外部时序控制器提供。
[0103] 优选地,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9及第十薄膜晶体管T10均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
[0104] 优选地,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第十薄膜晶体管T10均为N型薄膜晶体管;第四薄膜晶体管T4、第八薄膜晶体管T8、第九薄膜晶体管T9均为P型薄膜晶体管;
[0105] 在第一发光二极管电位存储阶段t1,第一控制信号S1提供低电位,第二控制信号S2提供高电位,第三控制信号S3提供低电位;
[0106] 在第一发光二极管发光显示阶段t2,第一控制信号S1提供低电位,第二控制信号S2提供低电位,第三控制信号S3提供低电位;
[0107] 在第二发光二极管电位存储阶段t3,第一控制信号S1提供高电位,第二控制信号S2提供低电位,第三控制信号S3提供高电位;
[0108] 在第二发光二极管发光显示阶段t4,第一控制信号S1提供高电位,第二控制信号S2提供低电位,第三控制信号S3提供低电位。
[0109] 本发明的OLED像素电路及减缓OLED器件老化的方法,通过设置第一子像素驱动单元、第二子像素驱动单元、第一反向偏置单元及第二反向偏置单元,搭配简单的控制时序,使得第一发光二极管和第二发光二极管不会一直处于直流偏置状态,且第一发光二极管和第二发光二极管在不同帧画面期间交替发光,减少了第一发光二极管和第二发光二极管的发光时间,减缓了第一发光二极管和第二发光二极管的衰老,改善面板的显示质量。
[0110] 综上,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
QQ群二维码
意见反馈