用于提供时间间隔的数字表示的预测性时间数字转换器和方法 |
|||||||
| 申请号 | CN201510745038.6 | 申请日 | 2015-11-05 | 公开(公告)号 | CN105703895B | 公开(公告)日 | 2019-08-06 |
| 申请人 | 英特尔公司; | 发明人 | 托马斯·迈耶; 斯蒂芬·特尔蒂尼克; | ||||
| 摘要 | 本文公开了提供时间间隔的数字表示的预测性 时间数字转换器 和方法。在一个示例中，TDC可以包括延迟线、选择 电路 、和 锁 存电路。延迟线可以包括多个延迟元件，该多个延迟元件被配置为顺序传送第一 信号 的第一边缘通过多个延迟元件。选择电路可以被配置为接收第一信号，接收预测信息，并且基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端。锁存电路可以接收第二信号，并且可以在接收到第二信号的第二边缘时锁存延迟线的多个输出。锁存电路的输出可以提供对第一边缘和第二边缘之间的延迟的指示。 | ||||||
| 权利要求 | 1.一种时间数字转换器TDC，包括： |
||||||
| 说明书全文 | 用于提供时间间隔的数字表示的预测性时间数字转换器和方法 技术领域[0001] 本主题总地涉及通信架构，更具体地涉及用于发送器、接收器、或收发器的时间数字转换器的装置和方法。一些示例涉及锁相环。一些示例涉及适用于根据一些第三代合作伙伴计划(3GPP)长期演进(LTE)标准来发送包括正交频分多址(OFDMA)信号的正交频分复用(OFDM)信号的发送器。 背景技术[0002] 数字收发器架构对于现代无线电非常有吸引力，因为与传统模拟架构相比它们能够提供改善的面积和功率消耗特性。例如，与切换信号的模拟收发器处理电路相比，切换信号的高度数字化的收发器处理电路可以在小规模CMOS工艺中更好地被实现。时间数字转换器(TDC)通常被实现在数字发送器电路中，以将模拟时域信息转换为适用于数字处理域的信息。例如，TDC可以被用在锁相环(PLL)中以测量相位误差、或可以被用在本地振荡器生成中以校准诸如数字时间转换器(DTC)之类的其它时域数字处理电路。通常，TDC可以提供测量机制或电路，以接收第一事件和第二事件并且提供这两个事件之间的时间间隔的数字表示。提供高分辨率和低功耗的TDC对当前的数字信号处理电路(例如，数字发送器、数字接收器、和数字收发器)来说是优选的组件。发明内容 [0003] 根据本公开的实施例，提供了一种时间数字转换器(TDC)，包括：延迟线，该延迟线包括多个延迟元件，该多个延迟元件被配置为传送第一信号的第一边缘顺序通过所述多个延迟元件；选择电路，该选择电路被配置为接收所述第一信号，接收预测信息，并且基于所述预测信息来将所述第一信号路由到所述多个延迟元件中的一个延迟元件的输入端；以及锁存电路，该锁存电路被配置为接收第二信号，在接收到所述第二信号的第二边缘时锁存所述延迟线的多个输出，并且输出对所述第一边缘和所述第二边缘之间的延迟的指示。 [0004] 根据本公开的实施例，还提供了一种提供时间间隔的数字表示的方法，该方法包括：基于在多路复用器处所接收的预测信息来将第一信号多路复用到延迟线的多个顺序相连的延迟元件中的延迟元件的输入端；按顺序方式传送所述第一信号的第一边缘通过所述多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件；当在锁存电路处接收到第二信号的第二边缘时，将所述多个顺序相连的延迟元件的多个输出状态锁存在所述锁存电路处；以及使用所述锁存电路的输出提供对所述第一边缘和所述第二边缘之间的延迟的指示。 [0005] 根据本公开的实施例，还提供了一种通信设备，包括：参考生成器，该参考生成器被配置为提供参考频率和相位信息；数字时间转换器(DTC)，该DTC被配置为接收所述参考频率和相位信息，从基带处理器接收相位调制信息，并且提供相位调制信号；以及时间数字转换器(TDC)，该TDC被配置为提供针对所述参考生成器或所述DTC的补偿信息，所述TDC包括：延迟线，该延迟线包括多个延迟元件，该多个延迟元件被配置为传送第一信号的第一边缘顺序通过所述多个延迟元件；选择电路，该选择电路被配置为接收所述第一信号，接收预测信息，并且基于所述预测信息来将所述第一信号路由到所述多个延迟元件中的一个延迟元件的输入端；以及锁存电路，该锁存电路被配置为接收第二信号，在接收到所述第二信号的第二边缘时锁存所述延迟线的多个输出，其中，所述锁存电路的输出提供对所述第一边缘和所述第二边缘之间的延迟的指示。附图说明 [0006] 在不一定按比例绘制的附图中，相似的标号可描述不同视图中的相似组件。具有不同字母下标的相似标号可表示相似组件的不同实例。附图总地通过示例，而不是通过限制的方式示出了本文档中论述的各种实施例。 [0007] 图1示出了根据本主题的一些实施例的具有网络的各种组件的LTE(长期演进)网络的端到端网络架构的一部分。 [0008] 图2总地示出了通信电路，更具体地示出了根据本主题的各种示例的数字极性发送器。 [0009] 图3总地示出了根据本主题的各种示例的时间数字转换器(TDC)。 [0010] 图4总地示出了根据本主题的各种示例的具有循环路径的TDC。 [0011] 图5总地示出了根据本主题的各种示例的包括并行锁存(latch)元件的TDC。 [0012] 图6总地示出了根据本主题的各种示例的操作TDC的方法的流程图。 具体实施方式[0013] 图1示出了根据一些实施例的具有网络的各种组件的LTE(长期演进)网络的端到端网络架构的一部分。网络包括无线电接入网(RAN)(例如，所描绘的E-UTRAN或演进型通用陆地无线电接入网)和核心网(EPC)120，无线电接入网和EPC 120通过S1接口115被耦合在一起。注意，为了方便和简洁起见，仅示出了核心网以及RAN的一部分。 [0014] 核心网(EPC)120包括移动性管理实体(MME)122、服务网关(服务GW)124、以及分组数据网络网关(PDN GW)126。RAN包括用于与用户设备(UE)102进行通信的演进型节点B(eNB)104(其可以作为基站进行操作)。eNB 104可以包括宏eNB和低功率(LP)eNB。 [0015] MME在功能上类似于传统服务GPRS支持节点(SGSN)的控制平面。MME管理接入中的移动性方面，例如网关选择和追踪区域列表管理。服务GW 124终止朝向RAN的接口，并且在RAN和核心网之间路由数据分组。此外，它可以是用于eNode-B间切换的本地移动性锚点(anchor point)，并且还可以提供用于3GPP间移动性的锚点。其它职责可以包括合法拦截、计费、和一些策略执行。服务GW和MME可以被实现在一个物理节点或分开的物理节点中。PDN GW终止朝向分组数据网络(PDN)的SGi接口。它在EPC和外部PDN之间路由数据分组，并且可以是用于策略执行和计费数据收集的关键节点。它还可以提供用于具有非LTE接入的移动性的锚点。外部PDN可以是任何种类的IP网络、以及IP多媒体子系统(IMS)域。PDN GW和服务GW可以被实现在一个物理节点或分开的物理节点中。 [0016] eNode-B 104(宏eNode-B和微eNode-B)终止空中接口协议并且通常(尽管不一定)是针对UE 102的第一接触点。在一些实施例中，eNode-B 104可以满足RAN的各种逻辑功能，包括但不限于RNC(无线电网络控制器功能)，例如无线电承载管理、上行链路和下行链路动态无线电资源管理和数据分组调度、以及移动性管理。 [0017] S1接口是将RAN和EPC分离的接口。S1接口被分为两部分：S1-U和S1-MME，其中，S1-U在eNode-B和服务GW之间运载流量数据，S1-MME是eNode-B和MME之间的信令接口。X2接口是eNode-B之间(至少在大部分eNode-B之间，下面将就微eNB讨论)的接口。X2接口包括两部分：X2-C和X2-U。X2-C是eNode-B之间的控制平面接口，而X2-U是eNode-B之间的用户平面接口。 [0018] 对于蜂窝网络，LP小区通常被用于将覆盖范围扩展至室外信号无法很好到达的室内区域、或被用于增加电话使用非常密集的区域(例如，火车站)中的网络容量。如本文所使用的，术语“低功率(LP)eNB”是指用于实现诸如毫微微小区、微微小区、或微小区之类的较窄的小区(比宏小区窄)的任何适当的相对低功率的eNode-B。毫微微小区eNB通常由移动网络运营商提供给它的住宅用户或企业用户。毫微微小区通常是住宅网关的尺寸或更小的尺寸，并且通常连接到用户的宽带线。一旦被插入(plugged in)，毫微微小区就连接到移动运营商的移动网络并且为住宅毫微微小区提供范围通常为30到50米的额外的覆盖。因此，LP eNB可能是毫微微小区eNB，因为它通过PDN GW 126被耦合。类似地，微微小区是通常覆盖小区域(例如，大楼内(办公室、购物中心、火车站等)、或近来在飞机上)的无线通信系统。微微小区eNB通常可以通过它的基站控制器(BSC)功能通过X2链路连接到另一eNB(例如，宏eNB)。因此，LP eNB 106可以用微微小区eNB被实现，这是由于它经由X2接口被耦合到宏eNB。因此，微微小区eNB或其它LP eNB可以包含宏eNB的一些功能或全部功能。在一些情况中，其可以被称为接入点基站、或企业毫微微小区。 [0019] 数字极性电路对于现代无线电非常有吸引力，这是因为与传统模拟架构相比它们能够提供改善的面积和功率消耗特性。根据一些实施例，UE 102或eNB 104可以包括数字极性发送器和/或接收器，该数字极性发送器和/或接收器可以包括一个或多个锁相环(PLL)、一个或多个数字时间转换器(DTC)、以及一个或多个TDC。在这些实施例中，TDC可以被用于校准和补偿PLL和DTC。在某些示例中，TDC可以包括多路复用器、延迟线、和锁存电路。多路复用器可以基于预测信息来将第一信号传递到延迟线的多个延迟元件中的一个延迟元件，从而使得延迟线的延迟元件中的一些延迟元件可以是低分辨率或粗延迟元件，该粗延迟元件可以在维持高分辨率的同时允许DTC更小并且使用较少的功率。下面将更详细地讨论这些实施例。 [0020] 图2总地示出了通信电路，并且更具体地示出了根据本主题的各种示例的数字极性发送器200。所示出的电路是针对示例发送器无线电电路示出的。应该理解的是，极性通信架构还可以被用在接收器无线电电路、或者包括发送器和接收器二者的组合收发器电路中。在某些示例中，发送器200可以包括处理器201、本地振荡器202、DTC 203、针对DTC 203的可选预处理器204、时间数字转换器207、功率放大器205、以及一个或多个天线206。在一些示例中，可以使用例如多输入多输出(MIMO)设备的两个或更多个天线。在某些示例中，处理器201可以包括例如用于移动电子设备的基带处理器、数字信号处理器(DSP)、或者用于提供表示数字传输数据的幅度和相位调制信息的Cordic转换器。在某些示例中，DTC 203的一些已知的非线性可以使用预处理器204来进行补偿。在一些示例中，预处理器204可以从处理器201接收相位调制信息。在一些示例中，预处理器204可以接收用于提供期望的无线电频率的相位斜坡信息(Ψ)。在某些示例中，预处理器204可以调整或者校正所接收的处理器信息，以提供经校正的信息(ΨCORR)来对DTC 203的至少一些非线性进行补偿。在某些示例中，DTC 203可以从本地振荡器202接收参考时钟信息并从预处理器204接收经校正的处理器信息(ΨCORR)。DTC 203可以使用本地振荡器202和经校正的处理器信息(ΨCORR)来提供期望频率的输出信号(DTCOUT)。针对发送器示例，功率放大器205可以将输出信号(DTCOUT)与幅度信息相混合以提供传输信号。一个或多个天线206可广播传输信号，供第二设备接收。 [0021] 在某些接收器示例中，DTC可以被用于调制参考频率和相位信息，以提供适当的信号用于例如使用解调器对来自所接收的无线电频率信号的数据进行解调。在某些示例中，发送器或接收器电路可以包括一个或多个TDC，并且可以被用于校准和补偿各种数字组件。TDC可以提供非常精确的时间测量(例如，对信号转换之间的时间的测量)。这样的测量可用于发现诸如本地振荡器202或DTC 203之类的数字通信组件中的非线性。当测量感兴趣的间隔时，诸如配置控制器或校准控制器(未示出)之类的控制器可以提供预失真信息，用于补偿所识别出的非线性。在一些示例中，TDC可以测量DTC的信号转换，并且校准控制器可以向预处理器提供相关的预失真信息以补偿非线性。在一些示例中，TDC可以被用于测量锁相环(例如，向DTC提供参考信息的本地的、基于PLL的振荡器)的非线性。 [0022] 在一些实施例中，收发器200(图2)可以是便携式无线通信设备的一部分，其中便携式无线通信设备是例如，个人数字助理(PDA)、具有无线通信能力的膝上型计算机或便携式计算机、网络平板、无线电话、智能电话、无线耳机、寻呼机、即时通讯设备、数码相机、接入点、电视、医疗设备(例如，心率监测器、血压监测器等)、或可以无线地接收和/或发送信息的其它设备。在一些实施例中，移动设备可以包括以下各项中的一项或多项：键盘、显示器、非易失性存储器端口、多个天线、图形处理器、应用处理器、扬声器、以及其它移动设备元件。显示器可以是包括触摸屏的LCD屏幕。 [0023] 天线可以包括一个或多个定向天线或全向天线，例如包括偶极天线、单极天线、贴片天线(patch antennas)、环形天线(loop antennas)、微带天线、或适用于传输RF信号的其它类型的天线。在一些多输入多输出(MIMO)实施例中，天线可以被有效地分离，以利用可产生的空间分集和不同的信道特征。 [0024] 虽然发送器200被示出为具有数个独立的功能元件，但是这些功能元件中的一个或多个可以被组合并且可以由软件配置的元件(例如，包括数字信号处理器(DSP)的处理元件)和/或其它硬件元件的组合来实现。例如，一些元件可以包括一个或多个微处理器、DSP、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、射频集成电路(RFIC)、以及用于执行至少本文所描述的功能的各种硬件和逻辑电路的组合。在一些实施例中，功能元件可以是在一个或多个处理元件上操作的一个或多个处理。 [0025] 实施例可以在硬件、固件、和软件中的一者或其组合中被实现。实施例还可以被实现为存储于计算机可读存储介质上的指令，这些指令可以由至少一个处理器读取和执行从而执行本文所描述的操作。计算机可读存储介质可以包括用于以机器(例如，计算机)可读的形式存储信息的任何非暂态机制。例如，计算机可读存储介质可以包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪速存储器设备、以及其它存储设备和介质。在这些实施例中，一个或多个处理器可以被配置有用于执行本文所描述的操作的指令。 [0026] 在一些实施例中，收发器200可以是UE或eNB(图1)的一部分，并且可以被配置为根据正交频分多址(OFDMA)通信技术在多载波通信信道上发送和/或接收正交频分复用(OFDM)通信信号。OFDM信号可以包括多个正交子载波。在一些宽带多载波实施例中，UE和eNB可以是蜂窝宽带无线接入(BWA)网络通信网络的一部分，其中，该BWA通信网络是例如，第三代合作伙伴计划(3GPP)通用陆地无线电接入网(UTRAN)长期演进(LTE)或长期演进(LTE)通信网络，但是本发明的范围不限于此。在这些宽带多载波实施例中，UE和eNB可以被配置为根据OFDMA技术进行通信。 [0027] 图3总地示出了根据本主题的各种示例的TDC 307。TDC 307可适用于诸如图1中所示的UE或eNB之类的各种通信设备中。在示例中，TDC 307可以包括延迟线310、锁存电路311、和多路复用器电路(MUX)312。在某些示例中，延迟线310可以包括数个延迟元件313、 314。一旦在TDC 207的第一输入端(EDGE1)接收到信号的第一转换，边缘就可以顺序传送通过每个延迟元件313、314，从而使得在延迟元件313、314的输入端接收到转换后，每个延迟元件313、314的输出端可以转换延迟间隔(TC或TF)。与传统TDC不同，示例延迟线310可以包括粗延迟元件313(具有粗延迟间隔(TC))和细延迟元件314(具有细延迟间隔(TF))的混合。 在某些示例中，细延迟元件314的细延迟间隔(TF)可以建立TDC 307的分辨率。如下面将再次讨论的，粗延迟元件和细延迟元件313、314的组合可以允许TDC 207比传统TDC更小，同时维持相同或更好的时间测量分辨率。 [0028] 在某些示例中，锁存电路311可以包括数个锁存元件315(例如，但不限于数个触发器)。通常，锁存元件315可以被耦合到延迟线310的延迟元件313、314中的一个，并且可以接收延迟线310的延迟元件313、314中的一个的输出。当接收到触发时，锁存元件315可以在输出端提供在触发瞬间输出的延迟元件的状态，并且保持该状态。在某些示例中，触发可以是信号在锁存电路311的输入端(EDGE2)处的第二转换。在某些示例中，锁存电路311的输入端(EDGE2)可以被并行耦合到每个锁存元件315的触发输入端。当锁住锁存电路311时，锁存电路311的输出(OUT)可以提供接收第一转换和第二转换之间的时间间隔的数字表示。 [0029] 在某些示例中，MUX 312可以基于在MUX 312的输入端(PREDICTION)所接收的选择信息来将TDC 201的第一输入端(EDGE1)与延迟线310的延迟元件313、314中的一个延迟元件的输入端耦合。在很多情况下，TDC 207所测量的转换之间的间隔可以被预测在有限的范围内，除非存在某种异常。MUX 312允许第一输入端被耦合到延迟线的特定延迟元件，从而使得当在TDC 207的第二输入端(或如上所讨论的，锁存电路311的输入端(EDGE2))接收到感兴趣的转换时，该转换可以传送通过细延迟元件314之一。在某些示例中，预测间隔的有限范围可以是MUX 312的输入端(PREDICTION)处所接收的选择信息的基础。如上面所简要讨论的，MUX 312和选择信息可以允许TDC 307相比现有TDC用更少的延迟元件制成，同时能够以与现有TDC的分辨率相同的分辨率测量相同间隔。根据一些实施例，与传统TDC相比，本文所公开的TDC可以使用更少的粗延迟元件并且可以是更节能的。此外，在某些示例中，全数字TDC 307可以提供改善的芯片面积利用，并且可以经由小规模CMOS工艺被实现。 [0030] 图4总地示出了根据本主题的各种示例的TDC。TDC 407可适用于诸如图1中所示的UE或eNB之类的各种通信设备。在示例中，TDC 407可以包括延迟线410、锁存电路411、和多路复用器电路(MUX)412。在某些示例中，延迟线410可以包括数个延迟元件413、414。一旦在TDC 407的第一输入端(EDGE1)处接收到信号的第一转换，该转换就可以顺序传送通过每个延迟元件413、414，从而使得在延迟元件413、414的输入端处接收到该转换后，每个延迟元件413、414的输出端可以转换延迟间隔(TC或TF)。示例延迟线410可以包括粗延迟元件413(具有粗延迟间隔(TC))和细延迟元件414(具有细延迟间隔(TF))的混合。在某些示例中，细延迟元件414的细延迟间隔(TF)可以建立TDC 407的分辨率。粗延迟元件和细延迟元件413、414的组合可以允许TDC 407比传统TDC更小，同时维持相同或更好的时间测量分辨率。 [0031] 在某些示例中，锁存电路411可以包括数个锁存元件415(例如，但不限于数个触发器)。通常，锁存元件415可以被耦合到延迟线410的延迟元件413、414中的一个延迟元件，并且可以接收延迟线410的延迟元件413、414中的一个延迟元件的输出。当接收到触发时，锁存元件415可以在输出端提供在触发瞬间输出的延迟元件的状态，并且保持该状态。在某些示例中，触发可以是信号在锁存电路411的输入端(EDGE2)处的第二转换。在某些示例中，锁存电路411的输入端(EDGE2)可以被并行耦合到每个锁存元件415的触发输入端。当锁住锁存电路411时，锁存电路411的输出端(OUT)可以提供接收第一转换和第二转换之间的时间间隔的数字表示。 [0032] 在某些示例中，MUX 412可以基于在MUX 412的输入端(PREDICTION)处所接收的选择信息，来将TDC 407的第一输入端(EDGE1)与延迟线410的延迟元件413、414中的一个延迟元件的输入端耦合。在很多情况下，TDC 407所测量的转换之间的间隔可以被预测在有限的范围内，除非存在某种异常。MUX 412允许第一输入端被耦合到延迟线的特定延迟元件，从而使得当在TDC 407的第二输入端(或如上所讨论的，锁存电路411的输入端(EDGE2))处接收到感兴趣的转换时，该转换可以传送通过细延迟元件414之一。在某些示例中，预测间隔的有限范围可以是在MUX 412的输入端(PREDICTION)处所接收的选择信息的基础。 [0033] 在某些示例中，延迟线410可以包括缓存(例如，延迟线410的下游端处的反相器416)。缓存或反相器416的输出端可以被耦合到延迟线410的上游端，以提供循环路径417。 使得延迟线的下游端可以循环第一输入端(EDGE1)可以扩展TDC的总测量范围，这是由于现在在接收到第二转换之前，第一转换可以不止一次传送通过延迟元件413、414中的一个或多个。在某些示例中，在预测或选择信息充分可信的情况下，传送的转换的循环数量通过延迟线完成，不需要被监测。在一些示例中，TDC 407可以包括可选电路，该可选电路用于通过监测或提供状态信息来验证预测或选择信息的精确度，其中该状态信息与例如，第一转换传送通过延迟线410的下游端或延迟线410内的其它点的次数相关联。MUX 412、选择信息、和延迟线410的循环路径可以允许TDC 407相比现有TDC用更少的延迟元件制成，同时能够以与传统TDC(具有相当多的延迟元件)的分辨率相同的分辨率测量相对较大的时间间隔。 此外，在某些示例中，全数字TDC 407可以提供改善的电路面积利用，并且可以经由小规模CMOS工艺被实现。 [0034] 图5总地示出了根据本主题的各种示例的TDC 507。在示例中，TDC 507可以包括延迟线510、锁存电路511、和多路复用器电路(MUX)512。在某些示例中，延迟线510可以包括数个延迟元件513，每个延迟元件513具有大致相同的延迟间隔(T)。在某些示例中，延迟元件可以是较低分辨率延迟元件，较低分辨率延迟元件通常不那么复杂并且比较高分辨率延迟元件消耗更少的能量。一旦在TDC 507的第一输入端(EDGE1)处接收到信号的第一转换，该转换就可以顺序传送通过每个延迟元件513，从而使得在延迟元件513的输入端处接收到转换后，每个延迟元件513的输出端可以转换延迟间隔(T)。 [0035] 在某些示例中，MUX 512可以基于在MUX 512的输入端(PREDICTION)处所接收的选择信息，来将TDC 507的第一输入端(EDGE1)与延迟线510的延迟元件513中的一个延迟元件的输入端耦合。在很多情况下，TDC 507所测量的转换之间的间隔可以被预测在有限的范围内，除非存在某种异常。MUX 512允许第一TDC输入端(PREDICTION)被耦合到延迟线的特定延迟元件，从而使得当在第二TDC输入端(EDGE2)(或如上所讨论的，锁存电路511的输入端(EDGE2))处接收到感兴趣的转换时，该转换可以传送通过高分辨率延迟元件518。在某些示例中，预测间隔的预期范围可以是在MUX 512的输入端(PREDICTION)处所接收的选择信息的基础。 [0036] 在某些示例中，锁存电路511可以包括数个锁存器515、518(例如，但不限于数个触发器)。通常，锁存器515、518可以被耦合到延迟线510的延迟元件513中的一个延迟元件，并且可以接收延迟线510的延迟元件513中的一个延迟元件的输出。当接收到触发时，锁存器515中的一些锁存器可以在输出端提供触发瞬间输出的延迟元件的状态，并且保持该状态。 在某些示例中，锁存电路511可以包括一个或多个高分辨率锁存元件518。在一些示例中，高分辨率锁存器可以包括数个子锁存电路，这些子锁存电路被与延迟线510的特定延迟元件 513的输出端并行耦合。构成高分辨锁存器的每个子锁存电路可以具有锁存延迟。在某些示例中，特定高分辨率锁存元件518的多个子锁存元件可以被布置为提供连续锁存延迟，这些连续锁存延迟可以跨越延迟线510的延迟元件513的延迟间隔(T)。在某些示例中，高分辨率锁存元件的每个子锁存元件包括不同的锁存延迟，并且TDC 507的分辨率可以从两个连续子锁存元件之间的锁存延迟差得出。 [0037] 在某些示例中，用于锁存电路511的触发可以是信号在锁存电路511的输入端(EDGE2)处的第二转换。在某些示例中，锁存电路511的输入端(EDGE2)可以被并行耦合到每个高分辨率锁存元件518和每个锁存元件515的触发输入端。当触发锁存电路511时，锁存电路511的输出端(OUT)可以提供在TDC 507处接收第一转换和接收第二转换之间的时间间隔的数字表示。在某些示例中，TDC 507的输出(OUT)可以包括来自每个高分辨率锁存元件518的多个比特，该多个比特表示高分辨率锁存元件518的每个子锁存元件的状态。在某些示例中，图4的延迟线510可以包括图3中所示的缓存和循环路径，从而使得TDC的可测量范围可以被扩展。如之前所讨论的示例，在某些示例中，全数字TDC 507可以提供改善的电路面积利用，并且可以经由小规模CMOS工艺被实现。TDC 507可适用于诸如图1中所示的UE或eNB之类的各种通信设备。 [0038] 图6总地示出了根据本主题的各种示例的用于操作TDC的方法600的流程图。方法600可以由TDC(例如，图3-5的示例TDC)执行，但是示例方法的范围不限于此。在601处，第一信号可以在多路复用器处被接收，并且被多路复用到TDC的延迟线的特定延迟元件的输入端。在某些示例中，多路复用器可以基于所接收的或被发送到多路复用器的预测或选择信息来选择特定延迟元件的输入端。在602处，信号的第一边缘或转换可以被传送通过延迟线。在一些示例中，延迟线可以包括循环路径，以将传送边缘从延迟线的末端或最后的延迟元件的输出端传递到延迟线的最近或第一延迟元件的输入端。在一些示例中，循环路径可以包括缓存或反相器。在603处，当接收到锁存电路处所接收的信号的第二边缘时，延迟线的延迟元件的输出状态可以被锁存在锁存电路中。在604处，方法600可以在锁存电路的输出端处提供对第一边缘和第二边缘之间的延迟间隔的指示。在某些示例中，延迟间隔可以是对在TDC的多路复用器处接收第一边缘和在TDC的锁存器处接收第二边缘之间的时间差的测量。 [0039] 示例和附加说明 [0040] 在示例1中，一种时间数字转换器(TDC)可以包括延迟线、选择电路、和锁存电路。延迟线可以包括第一多个延迟元件，该第一多个延迟元件被配置为顺序传送第一信号的第一边缘通过第一多个延迟元件。选择电路可以被配置为接收第一信号，接收预测信息，并且基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端。锁存电路可以被配置为接收第二信号，在接收到第二信号的第二边缘时锁存延迟线的多个输出，其中锁存电路的输出提供对第一边缘和第二边缘之间的延迟的指示。 [0041] 在示例2中，示例1的多个延迟元件可选地包括粗延迟元件和第一细延迟元件，其中，粗延迟元件具有粗延迟间隔并且第一细延迟元件具有细延迟间隔，并且其中，粗延迟间隔的持续时间是细延迟间隔的持续时间的至少两倍。 [0042] 在示例3中，示例1-2中任意一项或多项的第一细延迟元件的输入端可选地被配置为：与粗延迟元件的输出端耦合。 [0043] 在示例4中，示例1-3中任意一项或多项的粗延迟元件的输入端可选地被配置为：接收第一边缘。 [0044] 在示例5中，示例1-4中任意一项或多项的TDC可选地包括：第二细延迟元件，该第二细延迟元件被配置为接收第一细延迟元件的输出，并且示例1-4中任意一项或多项的粗延迟元件的输入端可选地被耦合到第二细延迟元件的输出端。 [0045] 在示例6中，示例1-5中任意一项或多项的锁存电路的输出端可选地被配置为：在第二边缘在锁存器处被接收时，提供第一多个延迟元件中的第二多个延迟元件中的每个延迟元件的输出状态的表示。 [0046] 在示例7中，示例1-6中任意一项或多项的锁存电路可选地包括多个锁存器，其中，每个锁存器被耦合到第一多个延迟元件中的一个延迟元件的输出端，并且其中，锁存电路的输出包括多个锁存器中的每个锁存器的输出。 [0047] 在示例8中，示例1-7中任意一项或多项的锁存电路可选地包括高分辨率锁存器，该高分辨率锁存器包括多个子锁存电路，高分辨率锁存器被配置为接收多个延迟元件中的单个延迟元件的输出并且提供多个高分辨率输出，其中多个子锁存电路中的每个子锁存电路包括不同的锁存延迟。 [0048] 在示例9中，示例1-8中任意一项或多项的TDC可选地包括循环路径，该循环路径被配置为向延迟线的上游延迟元件提供延迟线的下游延迟元件的输出信号。 [0049] 在示例10中，示例1-9中任意一项或多项的循环路径可选地包括缓存，该缓存具有被耦合到下游延迟元件的输出端的缓存输入端、和被耦合到上游延迟元件的输入端的缓存输出端。 [0050] 在示例11中，示例1-10中任意一项或多项的缓存可选地包括反相器。 [0051] 在示例12中，一种提供时间间隔的数字表示的方法可以包括：基于在多路复用器处所接收的预测信息来将第一信号多路复用到延迟线的多个顺序相连的延迟元件中的延迟元件的输入端，按顺序方式传送第一信号的第一边缘通过多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件，当在锁存电路处接收到第二信号的第二边缘时将多个顺序相连的延迟元件的多个输出状态锁存在锁存电路处，并且使用锁存电路的输出提供对第一边缘和第二边缘之间的延迟的指示。 [0052] 在示例13中，示例1-12中任意一项或多项的按顺序方式传送第一信号的第一边缘通过多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件可选地包括：顺序传送第一边缘通过具有粗延迟间隔的粗延迟元件和通过具有细延迟间隔的细延迟元件，并且示例1-12中任意一项或多项的粗延迟间隔的持续时间是细延迟间隔的持续时间的至少两倍。 [0053] 在示例14中，示例1-13中任意一项或多项的顺序传送第一边缘通过具有粗延迟间隔的粗延迟元件和通过具有细延迟间隔的细延迟元件可选地包括：传送第一边缘通过粗延迟元件以提供第一边缘的第一延迟表示，并且传送第一边缘的第一延迟表示通过细延迟元件。 [0054] 在示例15中，示例1-14中任意一项或多项的方法可选地包括：在位于延迟线的末端处的第二细延迟元件处接收第一边缘的第二延迟表示，传送第一边缘的第二延迟表示通过第二细延迟元件以提供第一边缘的第一循环延迟表示，并且在多个延迟元件中的第一粗延迟元件处接收第一边缘的第一循环延迟表示，第一粗延迟元件位于延迟线的近端。 [0055] 在示例16中，示例1-16中任意一项或多项的锁存可选地包括：锁存锁存电路的多个锁存器的输出，其中，每个锁存器被耦合到第一多个延迟元件中的一个延迟元件的输出端。 [0056] 在示例17中，示例1-16中任意一项或多项的锁存可选地包括：锁存高分辨率锁存器的多个输出，高分辨率锁存器被耦合到第一多个延迟元件中的第二延迟元件的输出端。 [0057] 在示例18中，示例1-17中任意一项或多项的按顺序方式传送第一信号的第一边缘通过多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件可选地包括：将第一边缘循环到多个顺序相连的延迟元件中的上游延迟元件。 [0058] 在示例19中，示例1-2中任意一项或多项的方法可选地包括：在第一边缘的循环之前，缓存多个顺序相连的延迟元件中的下游延迟元件的输出。 [0059] 在示例20中，示例1-19中任意一项或多项的缓存下游延迟元件的输出可选地包括：将下游延迟元件的输出反转。 [0060] 在示例21中，诸如发送器、接收器、或其组合之类的通信设备可以包括：参考生成器，该参考生成器被配置为提供参考频率和相位信息；数字时间转换器(DTC)，该DTC被配置为接收参考频率和相位信息，从基带处理器接收相位调制信息，并且提供相位调制信号；以及时间数字转换器(TDC)，该TDC被配置为提供针对参考生成器或DTC的补偿信息。TDC可以包括：延迟线，该延迟线包括第一多个延迟元件，该第一多个延迟元件被配置为顺序传送第一信号的第一边缘通过第一多个延迟元件；选择电路，该选择电路被配置为接收第一信号，接收预测信息，以及基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端；以及锁存电路，该锁存电路被配置为接收第二信号，在接收到第二信号的第二边缘时锁存延迟线的多个输出，其中锁存电路的输出提供对第一边缘和第二边缘之间的延迟的指示。 [0061] 在示例22中，示例1-21中任意一项或多项的通信设备可选地包括放大器，该放大器被配置为接收相位调制信号和相应的幅度信号，并且提供无线电频率信号。 [0062] 在示例23中，示例1-22中任意一项或多项的通信设备可选地包括被耦合到放大器的一个或多个天线。 [0063] 在示例24中，示例1-23中任意一项或多项的通信设备可选地包括解调器，该解调器被配置为从天线接收无线电频率信号并且提供数据信号，该数据信号表示使用经过滤的相位信号从无线电信号中解调出的数据。 [0064] 在示例25中，示例1-24中任意一项或多项的通信设备可选地被配置用于传输OFDMA信号，并且其中发送器被配置为作为用户设备(UE)的一部分进行操作。 [0065] 示例26可以包括或可以可选地与示例1到25中任意一项或多项的任意部分或任意部分的组合相结合，以包括可以包括用于执行示例1到25中的功能的任意一项或多项的装置、或包括指令的机器可读介质的主题，当指令被机器执行时，使得机器执行示例1到25中的功能的任意一项或多项。 [0066] 以上的详细描述包括对形成详细描述的一部分的附图的参考。附图通过图示示出了可以实施本主题的具体实施例。这些实施例在这里也被称为“示例”。本文档中引用的所有公开文献、专利、以及专利文献通过引用被全部结合于此，如同通过引用被分别结合一样。在该文献与引用的其他文献之间存在不一致时，所结合的参考文献中的使用应该被视为对本文献的使用的补充；对不可调和的不一致，以本文献中的使用为准。 [0067] 在本文献中，术语“一”或者“一个”被使用，如同在专利文献中通用的一样包括一个或者一个以上，并且独立于“至少一个”或者“一个或多个”的任何其它用例或使用。在本文档中，术语“或者”被用来指代非排他性的或，从而使得在没有相反指示的情况下“A或B”包括“A而不是B”、“B而不是A”、以及“A和B”。在所附权利要求中，术语“包括”和“其中”被用作相应的术语“包含”和“其中”的普通的英文等同。另外，在下面的权利要求中，术语“包括”和“包含”是开放性的用语，即除了包括权利要求中在该术语后面所列的元件以外还包括其他元件的系统、设备、物件、或者处理仍然被认为落入该权利要求的范围内。另外，在下面的权利要求中，术语“第一”、“第二”、和“第三”等仅被用作标记，而不意图对它们的对象施加数字要求。 [0068] 以上的描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以互相结合使用。本领域普通技术人员在阅读以上描述后可以使用其他实施例。另外，在上述详细描述中，各种特征可以被组合在一起，以精简本公开。这不应该被解释为意图所公开但未包含在权利要求中的特征对于任何权利要求来说是不可缺少的。相反，发明的主题可能在于少于具体公开的实施例的全部特征。因此，下面的权利要求被结合到详细描述中，每个权利要求自己形成单独的实施例。本主题的范围应该参考所附权利要求、以及这些权利要求的等同的完整范围来确定。 |
||||||
QQ群二维码
意见反馈
意见反馈