首页 / 国际专利分类库 / 化学;冶金 / 晶体生长(通过结晶的分离一般入B01D9/00) / 半导体存储装置的外延接触结构的制作方法

半导体存储装置的外延接触结构的制作方法

申请号 CN201711103867.X 申请日 2017-11-10 公开(公告)号 CN109786380A 公开(公告)日 2019-05-21
申请人 联华电子股份有限公司; 福建省晋华集成电路有限公司; 发明人 吴婉绮; 庄慧伶; 郑志琦; 叶秋显; 蔡建成; 颜宏戎;
摘要 本 发明 公开一种 半导体 存储装置的 外延 接触 结构的制作方法包括下列步骤。以蚀刻制作工艺于半导体基底中形成凹陷,且蚀刻制作工艺于凹陷中形成蚀刻 缺陷 。在蚀刻制作工艺之后,进行 氧 化制作工艺。氧化制作工艺于凹陷中形成氧化物层,且蚀刻缺陷被氧化物层包围。在氧化制作工艺之后,进行清洗制作工艺。氧化物层以及被氧化物层包围的蚀刻缺陷被清洗制作工艺移除。在清洗制作工艺之后,进行外延成长制作工艺,用以于凹陷中形成外延接触结构。
权利要求

1.一种半导体存储装置的外延接触结构的制作方法,包括:
以一蚀刻制作工艺于一半导体基底中形成一凹陷,其中该蚀刻制作工艺于该凹陷中形成一蚀刻缺陷
在该蚀刻制作工艺之后,进行一化制作工艺,其中该氧化制作工艺于该凹陷中形成一氧化物层,且该蚀刻缺陷被该氧化物层包围;
在该氧化制作工艺之后,进行一清洗制作工艺,其中该氧化物层以及被该氧化物层包围的该蚀刻缺陷被该清洗制作工艺移除;以及
在该清洗制作工艺之后,进行一外延成长制作工艺,用以于该凹陷中形成一外延接触结构。
2.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,其中该氧化制作工艺中的氧化剂包括过氧化氢或臭氧
3.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,其中该清洗制作工艺包括一干式清洗制作工艺。
4.如权利要求3所述的半导体存储装置的外延接触结构的制作方法,其中该干式清洗制作工艺的制作工艺气体包括三氟化氮。
5.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,其中该清洗制作工艺包括标准清洗1(SC1)制作工艺或稀释氢氟酸清洗制作工艺。
6.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,其中该氧化制作工艺以及该清洗制作工艺于该外延成长制作工艺之前被重复进行。
7.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,还包括:
在该氧化制作工艺之前,进行一预先清洗制作工艺,其中该预先清洗制作工艺不同于该氧化制作工艺。
8.如权利要求7所述的半导体存储装置的外延接触结构的制作方法,其中该预先清洗制作工艺包括SPM清洗制作工艺、SC1制作工艺或稀释氢氟酸清洗制作工艺。
9.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,其中该蚀刻缺陷包括一非杂质或一硅损伤层。
10.如权利要求1所述的半导体存储装置的外延接触结构的制作方法,还包括:
在该半导体基底上形成多个位线结构。
11.如权利要求10所述的半导体存储装置的外延接触结构的制作方法,其中该凹陷以及该外延接触结构是于形成该多个位线结构的步骤之前形成,且该多个位线结构中的一个与该外延接触结构电连接。
12.如权利要求10所述的半导体存储装置的外延接触结构的制作方法,其中该凹陷以及该外延接触结构是于形成该多个位线结构的步骤之后形成。
13.如权利要求12所述的半导体存储装置的外延接触结构的制作方法,其中该外延接触结构与该多个位线结构电性隔离。
14.如权利要求12所述的半导体存储装置的外延接触结构的制作方法,其中该外延接触结构包括一存储节点接触结构。

说明书全文

半导体存储装置的外延接触结构的制作方法

技术领域

[0001] 本发明涉及半导体存储装置的外延接触结构的制作方法,尤其是涉及一种可改善外延接触结构的成长品质的制作方法。

背景技术

[0002] 动态随机存取存储器(dynamic random access memory,以下简称为DRAM)为一种挥发性(volatile)存储器,是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区,用来存储数据,而每一存储单元可由一金属化半导体(metal oxide semiconductor,以下简称为MOS)晶体管与一电容(capacitor)串联组成。存储单元中的晶体管与电容在结构上有许多不同的设计,其中与半导体材料进行接触与电连接部分为了降低接触电阻,可利用外延成长的方式于半导体材料上形成外延接触材料。在一些制作工艺中,半导体基底可被蚀刻而形成凹陷,并接着于凹陷中以外延成长方式形成外延接触结构。然而,外延成长进行容易受到凹陷的表面状况以及表面上的杂质与缺陷影响,使得所形成的外延结构的品质无法达到所需的要求而直接影响到产品的生产良率。

发明内容

[0003] 本发明提供了一种半导体存储装置的外延接触结构的制作方法,利用氧化制作工艺形成氧化物层包围蚀刻制作工艺所产生的蚀刻缺陷,并以清洗制作工艺将被氧化物包围的蚀刻缺陷移除,由此避免蚀刻缺陷影响外延接触结构的外延成长品质,进而达到提升生产良率以及改善半导体存储装置电性表现的效果。
[0004] 本发明的一实施例提供一种半导体装置的制作方法,包括下列步骤。首先,以一蚀刻制作工艺于一半导体基底中形成一凹陷,且蚀刻制作工艺于凹陷中形成一蚀刻缺陷。在蚀刻制作工艺之后,进行一氧化制作工艺。氧化制作工艺于凹陷中形成一氧化物层,且蚀刻缺陷被氧化物层包围。在氧化制作工艺之后,进行一清洗制作工艺。氧化物层以及被氧化物层包围的蚀刻缺陷被清洗制作工艺移除。在清洗制作工艺之后,进行一外延成长制作工艺,用以于凹陷中形成一外延接触结构。附图说明
[0005] 图1为本发明第一实施例的半导体存储装置的外延接触结构的制作方法的流程示意图;
[0006] 图2至图8为本发明第一实施例的半导体存储装置的外延接触结构的制作方法示意图,其中
[0007] 图3为图2之后的状况示意图;
[0008] 图4为图3之后的状况示意图;
[0009] 图5为图4之后的状况示意图;
[0010] 图6为半导体存储装置的部分上视图;
[0011] 图7为沿图6A-A’剖线绘示的剖视图;
[0012] 图8为图7之后的状况示意图;
[0013] 图9为本发明第二实施例的半导体存储装置的外延接触结构的制作方法的流程示意图。
[0014] 主要元件符号说明
[0015] 10           半导体基底
[0016] 11           浅沟槽隔离
[0017] 12           主动区
[0018] 91           蚀刻制作工艺
[0019] 92           氧化制作工艺
[0020] 93           清洗制作工艺
[0021] 94           外延成长制作工艺
[0022] 100          半导体存储装置
[0023] BL           位线结构
[0024] CS           外延接触结构
[0025] CS1          位线接触结构
[0026] CS2          存储节点接触结构
[0027] D1           第一方向
[0028] D2           第二方向
[0029] D3           第三方向
[0030] ED           蚀刻缺陷
[0031] ED1          损伤层
[0032] ED2          非硅杂质
[0033] OL           氧化物层
[0034] RS           凹陷
[0035] RS1          第一凹陷
[0036] RS2          第二凹陷
[0037] S11-S14、S21  步骤
[0038] SP           间隙壁
[0039] WL           字符线

具体实施方式

[0040] 请参阅图1至图8。图1为本发明第一实施例的半导体存储装置的外延接触结构的制作方法的流程示意图,而图2至图8所绘示为本实施例的半导体存储装置的外延接触结构的制作方法示意图。本实施例的半导体存储装置的外延接触结构的制作方法可包括下列步骤。首先,如图1与图2所示,进行步骤S11,以一蚀刻制作工艺91于一半导体基底10中形成一凹陷RS,且蚀刻制作工艺91于凹陷RS中形成一蚀刻缺陷ED。在一些实施例中,半导体基底10可包括硅基底、外延硅基底、硅锗基底、化硅基底或硅覆绝缘(silicon-on-insulator,SOI)基底,但不以此为限。蚀刻制作工艺91可包括一干式蚀刻制作工艺或/及一湿式蚀刻制作工艺。在一些实施例中,蚀刻缺陷ED可包括因蚀刻制作工艺91所产生的杂质或/及损伤层。举例来说,当半导体基底10为含硅的半导体基底时,蚀刻缺陷ED可包括一非硅杂质ED2或一硅损伤层ED1,但并不以此为限。非硅杂质ED2可包括聚合物(polymer)杂质或其他类型的非硅杂质,硅损伤层ED1的表面可被蚀刻制作工艺91破坏而有明显的粗糙状态。
[0041] 然后,如图1至图3所示,在步骤S11之后进行步骤S12,也就是于蚀刻制作工艺91之后进行一氧化制作工艺92。氧化制作工艺92于凹陷RS中形成一氧化物层OL,且蚀刻缺陷ED被氧化物层OL包围。在一些实施例中,氧化制作工艺92可包括湿式氧化制作工艺,而氧化制作工艺92中的氧化剂可包括过氧化氢(H2O2)、臭氧(ozone water)或其他适合的氧化媒介,但并不以此为限。在另一些实施例中,也可视需要使用其他类型的氧化制作工艺92例如干式氧化制作工艺来形成氧化物层OL包围蚀刻缺陷ED。值得说明的是,至少部分的蚀刻缺陷ED例如非硅杂质ED2可被氧化物层OL包覆,而部分的氧化物层OL可嵌入硅损伤层ED1的表面不平整处,由此确保于后续进行的清洗制作工艺中可藉由氧化物层OL与蚀刻缺陷ED的连接状况而一并将氧化物层OL以及被氧化物层OL包围的蚀刻缺陷ED移除。换句话说,氧化物层OL需具有相当的厚度用以达到包围蚀刻缺陷ED的效果,例如在一些实施例中,氧化物层OL的厚度可大于硅损伤层ED1的厚度,但并不以此为限。
[0042] 如图1、图3以及图4所示,在步骤S12之后进行步骤S13,也就是于氧化制作工艺92之后进行一清洗制作工艺93。氧化物层OL以及被氧化物层OL包围的蚀刻缺陷ED被清洗制作工艺93移除。在一些实施例中,清洗制作工艺93可包括一干式清洗制作工艺或/及一湿式清洗制作工艺。上述的干式清洗制作工艺的制作工艺气体可包括三氟化氮(nitrogen trifluoride,NF3)或其他适合的气体。在一些实施例中,上述的干式清洗制作工艺可包括利用三氟化氮与气(NH3)的混合气体的干式清洗制作工艺(例如SiCoNi清洗制作工艺),但并不以此为限。此外,上述的湿式清洗制作工艺可包括标准清洗1(SC1)制作工艺、稀释氢氟酸(dilute hydrofluoric acid,DHF)清洗制作工艺或其他适合的湿式清洗方式。上述的标准清洗1可使用氢氧化氨(NH4OH)、过氧化氢以及去离子水的混合物进行清洗。
[0043] 如图1、图4以及图5所示,在步骤S13之后可进行步骤S14,也就是于清洗制作工艺93之后可进行一外延成长制作工艺94,用以于凹陷RS中形成一外延接触结构CS。在一些实施例中,外延成长制作工艺94可包括一选择性外延成长(selective epitaxial growth,SEG)制作工艺,而外延接触结构CS可包括硅锗(silicon germanium,SiGe)外延结构、碳化硅(silicon carbide,SiC)外延结构或其他适合的外延结构。此外,在上述的外延成长制作工艺94之前、外延成长制作工艺94之后或外延成长制作工艺94进行时,可进行一同步离子掺杂制作工艺,用以将所需的掺杂质掺入外延接触结构CS中。此外,如图1至图5所示,在步骤S11的蚀刻制作工艺91之后以及步骤S14的外延成长制作工艺94之前,可重复进行步骤S12的氧化制作工艺92以及步骤S13的清洗制作工艺93,由此加强移除蚀刻缺陷ED以及氧化物层OL的效果。换句话说,氧化制作工艺92以及清洗制作工艺93可于外延成长制作工艺94之前被重复进行,加强移除蚀刻缺陷ED以及氧化物层OL的效果,用以提升外延接触结构CS的外延品质,但并不以此为限。
[0044] 如图5至图7所示,在一些实施例中,半导体基底10中可形成有一浅沟槽隔离11,用以于半导体基底10中定义出多个主动区12。浅沟槽隔离11可利用蚀刻方式于半导体基底10中形成多个沟槽,再于沟槽中填入绝缘材料例如氧化硅而形成,但并不以此为限。在一些实施例中,也可视需要使用其他适合的方式形成浅沟槽隔离11。此外,在一些实施例中,可形成多条字符线(word line)WL,字符线WL可包括埋入式字符线(buried word line),以埋入方式形成于半导体基底10与浅沟槽隔离11中,但并不以此为限。此外,可于半导体基底10上形成多个位线结构BL,而位线结构BL的侧壁上可形成有间隙壁SP,但并不以此为限。在一些实施例中,间隙壁SP可由多层的绝缘材料所形成,而各位线结构BL可包括多层材料层例如非金属导电层、阻障层、金属层等(未绘示)沿半导体基底10的厚度方向(例如图7中所示的第三方向D3)上互相堆叠所形成。各位线结构BL可沿一第一方向D1延伸,且多个位线结构BL可沿一第二方向D2排列,但并不以此为限。此外,各字符线WL可沿第二方向D2延伸,多个字符线WL可沿第一方向D1排列,且第一方向D1可大体上与第二方向D2正交,但并不以此为限。
[0045] 在一些实施例中,上述的外延接触结构CS可于第三方向D3上位于半导体基底10与多个位线结构BL的其中一个之间,且上述的凹陷RS可包括一第一凹陷RS1位于所对应的位线结构BL下方的半导体基底10中。换句话说,上述的凹陷RS以及外延接触结构CS可于形成位线结构BL的步骤之前形成,且多个位线结构BL中的一个可与外延接触结构CS电连接。在此状况下的外延接触结构CS可被视为一位线接触结构CS1,而上述的外延接触结构CS的制作方法可用于形成位线接触结构CS1,由此改善位线接触结构CS1的外延品质并进而改善位线结构BL通过位线接触结构CS1与对应的主动区12之间的电连接状况。
[0046] 如图7与图8所示,上述的凹陷RS可包括一第二凹陷RS2,而上述的外延接触结构CS可包括一存储节点接触结构CS2形成于第二凹陷RS2中。当外延接触结构CS为存储节点接触结构CS2时,外延接触结构CS可于形成位线结构BL的步骤之后形成,而外延接触结构CS可于第二方向D2上位于相邻两个位线结构BL之间,且外延接触结构CS可与位线结构BL电性隔离。换句话说,在一些实施例中,上述的外延接触结构CS的制作方法也可用于形成存储节点接触结构CS2,由此改善存储节点接触结构CS2的外延品质并进而改善存储节点接触结构CS2所对应的电容结构(未绘示)通过存储节点接触结构CS2与对应的主动区12之间的电连接状况。
[0047] 由上述的制作方法可形成如图8所示的半导体存储装置100。在一些实施例中,上述的外延接触结构CS的制作方法可用于形成半导体存储装置100中的位线接触结构CS1或/及存储节点接触结构CS2,由此改善半导体存储装置100中的外延接触结构CS的外延品质,进而可提升半导体存储装置100的制作工艺良率与电性表现。
[0048] 下文将针对本发明的不同实施例进行说明,且为简化说明,以下说明主要针对各实施例不同之处进行详述,而不再对相同之处作重复赘述。此外,本发明的各实施例中相同的元件以相同的标号进行标示,以利于各实施例间互相对照。
[0049] 请参阅图9以及图2至图5。图9为本发明第二实施例的半导体存储装置的外延接触结构的制作方法的流程示意图。如图9所示,与上述第一实施例不同的地方在于,本实施例的制作方法可还包括于步骤S11之后以及步骤S12之前,进行步骤S21,也就是于氧化制作工艺92之前进行一预先清洗制作工艺,且预先清洗制作工艺不同于上述的氧化制作工艺92。在一些实施例中,预先清洗制作工艺可包括SPM清洗制作工艺、SC1制作工艺、稀释氢氟酸清洗制作工艺或其他适合的清洗制作工艺。上述的SPM清洗制作工艺(也可称为piranha清洗制作工艺)可使用硫酸(H2SO4)、过氧化氢以及去离子水的混合物进行清洗。上述的预先清洗制作工艺可用以于氧化制作工艺92进行之前先移除至少部分的杂质例如聚合物、微粒(particle)等,故可有助于后续以氧化制作工艺92以及清洗制作工艺93去除蚀刻缺陷ED的效果,进而可因此减少需重复进行氧化制作工艺92与及清洗制作工艺93的次数。
[0050] 综上所述,在本发明的半导体存储装置的外延接触结构的制作方法中,可利用氧化制作工艺形成氧化物层包围蚀刻制作工艺所产生的蚀刻缺陷,并以清洗制作工艺将被氧化物层以及氧化物包围的蚀刻缺陷一并移除,由此避免蚀刻缺陷影响外延接触结构的外延成长品质,进而达到提升半导体存储装置的生产良率与改善半导体存储装置电性表现的效果。
[0051] 以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。
QQ群二维码
意见反馈