一种应用于SERDES接收端的连续时间线性自适应均衡器电路专利检索-放大器电子零件及设备专利检索查询-专利查询网

一种应用于SERDES接收端的连续时间线性自适应均衡器电路

阅读：44发布：2024-02-27

专利汇可以提供一种应用于SERDES接收端的连续时间线性自适应均衡器电路专利检索，专利查询，专利分析的服务。并且本发明公开了一种应用于SERDES接收端的连续时间线性自适应均衡器电路，如图1所示。输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code ，Adapt_code 反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。，下面是一种应用于SERDES接收端的连续时间线性自适应均衡器电路专利的具体信息内容。

权利要求

1.一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块(Digital FSM)，根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块(Gain Control Module)，增益控制模块动态产生控制电压(Control Voltage)调整增益级的增益实现对输入信号的再均衡；
所述增益级(Gain Stage)采用Cherry-Hooper 放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。
2.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益级(Gain Stage)的源极简并电容使用MOS电容M5和M6，M5、M6的栅极分别连接到M3、M4的源极，M5和M6的源极和漏极连接在一起由增益控制模块(Gain Control Module)控制。
3.根据权利要求2所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)通过调整MOS电容M5和M6的源极和漏极连接处的电压，改变源极简并电容的电容值，实现等间隔均匀分布的8档增益。
4.根据权利要求2所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)由电阻R1-R9在电源电位和地电位串联组成，电阻R1-R8分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块(Digital FSM)的输出码字Adapt_code<7:0>控制。
5.根据权利要求4所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)中R1和R9根据增益级放大器的频点和增益调整范围要求，由M5和M6的MOS管C-V特性曲线决定，R2-R8的阻值根据增益级放大器在指定频点提供的等间隔均匀分布8档增益要求，由M5和M6的MOS管C-V特性曲线决定。
6.根据权利要求4所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)中，R1-R9的版图设计需考虑工艺影响，每个电阻设计为固定电阻单元的串联或者并联组合，以提高控制电压的精度，减小误差影响。
7.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：经过均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号(CKI/CKIB、CKQ/CKQB)分别通过两个相同的Sampler采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。
8.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：Sampler输出的采样信号，输出到数字控制模块(Digital FSM)，经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。
9.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：环路稳定之后，经过均衡器增益级(Gain Stage)处理的输入差分信号，再由CDR电路恢复的时钟信号(CKQ/CKQB)通过Sampler采样，即为接收端恢复的输入串行信号。

说明书全文

一种应用于SERDES接收端的连续时间线性自适应均衡器电路

技术领域

[0001] 本发明涉及集成电路技术领域，特别是SERDES接收端的自适应均衡器电路的设计。

背景技术

[0002] 在串行信号通信中，随着传输信号速率不断提高，信号在传输路径中的衰减越来越严重。由于信道低通特性引入的ISI jitter对接收端信号误码率（BER）的影响不断凸显，对自适应均衡器电路的设计要求不断提高。

发明内容

[0003] 本发明为了解决上述问题，采用数字算法自适应控制，结合Cheery-Hooper 放大器提供的宽带性能，提出了一种连续时间线性自适应均衡器电路设计。该电路能够根据输入信号的衰减水平，自动调整均衡器的增益对输入信号进行补偿，达到降低ISI jitter，提高信号误码率的目的。

[0004] 本发明的技术方案如下：

[0005] 一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。

[0006] 所述均衡器增益级(Gain Stage)采用类似Cherry-Hooper放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。

[0007] 所述均衡器增益控制模块（Gain Control Module）由9个电阻在电源电位和地电位串联组成，8个电阻分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块（Digital FSM）的输出码字Adapt_code<7:0>控制。

[0008] 所述Sampler采样过程，由均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号（CKI/CKIB 、CKQ/CKQB）分别通过两个相同的Sampler（Sampler_Edge/ Sampler_Level）采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。Sampler输出的采样信号，输出到数字控制模块（Digital FSM），经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。

[0009] 所述均衡器增益级(Gain Stage)和增益控制模块（Gain Control Module）在具体实施时，可以合并称为Boost Stage。

[0010] 本发明的有益效果如下：

[0011] 可以实现针对在串行信号通信中接收端输入信号的自适应均衡作用，有效消除在信道中引入的ISI jitter，提高接收端信号的BER性能。附图说明

[0012] 图1为本发明的模块级联框图。

[0013] 图2为本发明的具体实施整体结构示意图。

[0014] 图3为本发明的Boost Stage电路结构示意图。

具体实施方式

[0015] 如图2所示，该图为本发明的具体实施整体结构示意图，如图3所示，该图为本发明的Boost Stage电路结构示意图。

[0016] 一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>， Adapt_code<7:0>反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。

[0017] 所述均衡器增益级(Gain Stage)采用类似Cherry-Hooper放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。

[0018] 所述均衡器增益控制模块（Gain Control Module）由9个电阻在电源电位和地电位串联组成，8个电阻分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块（Digital FSM）的输出码字Adapt_code<7:0>控制。

[0019] 所述Sampler采样过程，由均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号（CKI/CKIB 、CKQ/CKQB）分别通过两个相同的Sampler（Sampler_Edge/ Sampler_Level）采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。Sampler输出的采样信号，输出到数字控制模块（Digital FSM），经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。

[0020] 所述均衡器增益级(Gain Stage)和增益控制模块（Gain Control Module）在具体实施时，可以合并称为Boost Stage。

标题	发布/更新时间	阅读量
18-28GHZ的T组件制作工艺	2020-05-08	357
一种电子笔测试装置及方法	2020-05-08	821
快速验证电路板组件三防涂料性能的方法	2020-05-08	905
主被动磁气混合轴承	2020-05-08	568
一种平面耿氏毫米波、太赫兹功率放大器及其制备方法	2020-05-08	468
一种激光放大器	2020-05-08	777
SRAM灵敏放大器电路及存储单元	2020-05-08	285
功率放大模块	2020-05-08	885
一种基于低OIP3低噪声放大器的短波接收机	2020-05-08	954
一种电网操作用智能微机防误装置	2020-05-11	484

一种应用于SERDES接收端的连续时间线性自适应均衡器电路

一种应用于SERDES接收端的连续时间线性自适应均衡器电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：